KR19990077625A - 수정발진회로및수정발진용집적회로장치 - Google Patents

Abstract

수정(水晶) 발진 회로에 있어서 수정 진동자에 흐르는 전류의 삭감을 행한다.

CMOS 인버터(2)의 출력 단자와 용량 소자 Cd와 전원 단자 VDD로 형성되는 경로상의 어느 하나든지, CMOS 인버터(2)의 입력 단자와 용량 소자 Cg와 전원 단자 VDD로 형성되는 경로상의 어느 하나에 각각 저항 Rd, Rg를 설치하여 수정 진동자에 흐르는 전류를 삭감하는 것이고, 특히 저항 Rd, Rg 값의 총계를 10 Ω에서 320 Ω까지의 범위로 함으로써, 수정 전류를 적게 함과 동시에 필요한 음성 저항이 얻어진다.

Description

수정 발진 회로 및 수정 발진용 집적 회로 장치{Quartz oscillation circuit and quartz oscillation integrated circuit device}

본 발명의 수정 발진 회로 및 수정 발진용 집적 회로 장치에 관한 것이다.

종래의 CMOS 발진 회로는, 도 10에 도시하는 바와 같이, 수정 진동자(X1)를 CMOS 인버터(X2)의 입출력 단자간에 접속하고, 또한, 동 입출력 단자간에 귀환 저항(X3)을 접속하며, 나아가, 이들 입력 단자, 출력 단자를 각각의 용량 소자(X4, X5)를 개재시켜 전원 VSS(0V)에 접속한 것이었다.

현재 이와 같은 발진 회로에서는, 동작 주파수의 고속화 및 수정 발진 모듈 전체의 소형화 요구에서 수정 진동자의 소형화가 진행되고 있다. 그러나, 수정 진동자의 소형화와 함께 수정 전류(발진시, 수정에 흐르는 전류)에 의한 문제를 경시할 수 없게 되어 있다. 예를 들면, 과대한 수정 전류에 의한 진폭의 증대는 주파수를 불안정하게 하고, 최악의 경우에는 수정 진동자를 파괴하기에 이른다.

이와 같은 문제를 해결하는 시도로서, 본원발명의 출원인 및 발명자에 의해서 이루어진 선(先)특허 출원, 일본국 특허출원 제(평)9-5765호(「수정 발진 회로 및 수정 발진용 집적 회로 장치」)가 있다. 이것은, 예를 들면, 도 11에 도시하는 바와 같이, 용량 소자(X4)와 전원 단자 VDD와의 사이에 저항(Y1)을 설치하여, 용량 소자(X5)와 전원 단자 VDD와의 사이에 저항(Y2)을 설치함으로써 수정 전류를 감소하는 것이다.

선특허 출원에 있어서, 음성 저항과 수정 전류와의 겹침으로 저항(Y1, Y2)의 값을 정하는 것이 바람직한 취지라 기술하였으나, 구체적으로 최적인 범위를 정하는 것이 기대되고 있었다.

본 발명은, 선특허출원 후의 추가 연구에 의해, 상기 최적 범위를 얻은 것이다.

도 1은, 본 발명의 한 실시예의 수정 발진 회로의 구성을 설명하는 설명도.

도 2는, 도 1의 요부를 설명하기 위한 설명도.

도 3은, 한 실시예의 수정 발진 회로의 특성을 설명하기 위한 설명도.

도 4는, 한 실시예의 수정 발진 회로의 특성을 설명하기 위한 설명도.

도 5는, 한 실시예의 수정 발진 회로의 특성을 설명하기 위한 설명도 .

도 6은, 다른 실시예의 수정 발진 회로의 특성을 설명하기 위한 설명도.

도 7은, 다른 실시예의 수정 발진 회로의 특성을 설명하기 위한 설명도.

도 8은, 다른 실시예의 수정 발진 회로의 특성을 설명하기 위한 설명도.

도 9는, 또 다른 실시예의 수정 발진 회로의 구성을 설명하기 위한 설명도.

도 10은, 종래의 수정 발진 회로의 구성을 설명하는 설명도.

도 11은, 종래의 수정 발진 회로의 구성을 설명하는 설명도.

* 도면의 주요 부분에 대한 부호의 설명 *

1: 수정 진동자 2: CMOS 인버터

Cg, Cd: 제1, 제 2 용량 소자 Rg, Rd: 저항

본 발명에서는, CMOS 인버터의 입력 단자와 전원 단자 및/또는 출력 단자와 전원 단자와의 사이에 설치되는 저항 값의 총계를 10 Ω에서 320 Ω의 범위로 한다.

CMOS 인버터와, 상기 CMOS 인버터의 입출력 단자간에 접속된 수정 진동자와, 상기 CMOS 인버터의 입출력 단자간에 접속된 귀환 저항과, 상기 CMOS 인버터의 입력 단자와 상기 수정 진동자와의 제 1 접속점과 특정 전위의 전원 단자와의 사이에 설치되는 제 1 용량 소자와, 상기 CMOS 인버터의 출력 단자와 상기 수정 진동자와의 제 2 접속점과 상기 특정 전위의 전원 단자와의 사이에 설치되는 제 2 용량 소자와, 상기 제 1 접속점과 제 1 용량 소자와의 사이, 상기 제 2 접속점과 제2의 용량 소자와의 사이, 상기 제 1 용량 소자와 상기 전원 단자와의 사이, 상기 제 2 용량 소자와 상기 전원 단자와의 사이 중 1개 또는 복수개의 사이에 설치된 저항을 구비하는 수정 발진 회로에 있어서, 상기 저항의 저항 값의 총계를 10 Ω에서 320 Ω까지의 범위에 있는 것으로 한다.

CMOS 인버터와, 상기 CMOS 인버터의 입출력 단자간에 수정 진동자를 접속하기 위한 단자와, 상기 CMOS 인버터의 입출력 단자간에 접속된 귀환 저항과, 상기 CMOS 인버터의 입력 단자와 상기 수정 진동자와의 제 1 접속점과 특정 전위의 전원 단자와의 사이에 설치되는 제 1 용량 소자와, 상기 CMOS 인버터의 출력 단자와 상기 수정 진동자와의 제 2 접속점과 상기 특정 전위의 전원 단자와의 사이에 설치되는 제 2 용량 소자와, 상기 제 1 접속점과 제 1 용량 소자와의 사이, 상기 제 2 접속점과 제 2 용량 소자와의 사이, 상기 제 1 용량 소자와 상기 전원 단자와의 사이, 상기 제 2 용량 소자와 상기 전원 단자와의 사이 중 어느 1개 또는 복수개의 사이에 설치된 저항을 구비하는 수정 발진용 집적 회로 장치에 있어서, 상기 저항의 저항 값의 총계를 10 Ω에서 320 Ω까지의 범위에 있는 것으로 한다.

다음에 본 발명의 한 실시예의 수정 발진 회로에 관해서 설명한다. 도 1은 본 예의 구성을 도시하는 전기회로도이다. 동 도면에 있어서 (1)은 수정 진동자, (2)는 CMOS 인버터이고, 수정 진동자(1)는 CMOS 인버터(2)를 집적화한 집적 회로(도시하지 않음.)에 바깥 부착의 형태로, CMOS 인버터(2)의 입출력 단자간에 접속된다. Rf는 귀환 저항이고, CMOS 인버터(2)의 입력 단자, 출력 단자간에 접속된다. Cg, Cd는 용량 소자이다. 용량 소자 Cg, Cd는 각각 CMOS 인버터(2)의 입력 단자, 출력 단자에 접속된다. Rg, Rd는 저항이고, 저항 Rg는 용량 소자 Cg와 전원 단자 VDD(5.0V)와의 사이에 접속되고, 저항 Rd는 용량 소자 Cd와 전원 단자 VDD(5.0V)와의 사이에 접속된다. 여기서, CMOS 인버터(2)로서는 Mo(몰리브덴) 게이트를 사용하고 있어, Poly-Si(폴리실리콘) 게이트를 사용한 것에 비하여 게이트 용량, 저항은 작은 것이며, CMOS 인버터(2)에는 용량 소자 Cg, Cd, 저항 Rg, Rd에 의한 순용량, 순저항만을 접속하고 있다고 간주할 수 있다.

다음에, 본 예의 수정 발진 회로 특성에 관해서 기술한다.

수정 진동자(1)에 관해서는, 기본 주파수가 70 MHz와 100 MHz의 것이고, 어느 것이나 도 2의 등가회로로 나타낼 수 있다. 동 도면에 있어서, 70 MHz용의 것에서는 용량 Ca의 값은 약 2.07861 fF, 용량 Cb의 값은 약 6.37687 pF, 저항 R의 값은 약 13.9976 Ω, 인덕터 L의 값은 2.48692 mH인 것으로 한다. 또한, 100 MHz용의 것에서는 용량 Ca의 값은 약 691.688 aF, 용량 Cb의 값은 약 5.00331 pF, 저항 R의 값은 약 20.8419 Ω, 인덕터 L의 값은 3.66203 mH인 것으로 한다.

도 3에, 저항 Rg, Rd의 저항 값 및 용량 소자 Cg, Cd의 용량 값을 각각 달리하였던 수정 발진용 집적 회로의 샘플(101 내지 110)에 관해서 수정 전류, 음성 저항을 측정한 결과를 나타낸다. 여기서, CMOS 인버터(2)를 구성하는 P 채널 MOS 트랜지스터, N 채널 MOS 트랜지스터로서는 각각의 게이트 폭이 1376μm, 500.8μm인 것을 사용하고 있다. 또한, 저항 Rg, Rd는 어느 것도 TFR(Thin Film Resistor)을 사용하고 있다. 용량 소자 Cg, Cd로서는, 한편의 극이 Poly-Si, 다른 쪽의 극이 Mo로 이루어지는 것을 사용하고 있다.

샘플(101 내지 106)에서는, 저항 Rg, Rd의 저항 값 Rg, Rd를 같은 값으로 바꾼 것이고, 또한, 용량 소자 Cg, Cd에 관해서는 각각 8 pF, 16 pF의 것을 공통으로 사용하고 있으며, 또한, 도 3에는 특별히 도시하고 있지 않지만, 귀환 저항 Rf의 값은 전부 2.7 k Ω로 하여 두었다. 또한, 저항 Rg만을 설치하여, 그 값을 각각 20 Ω, 60 Ω로 한 샘플(107, 108), 저항 Rd만을 설치하여, 그 값을 각각 20 Ω, 60 Ω로 한 샘플(109, 110)에 관해서도, 수정 전류, 음성 저항을 측정하여 도시하여 두었다.

그런데, 도 3의 측정 결과에 있어서, 샘플(101 내지 110)에 대한 저항 Rg, Rd의 저항 값을 총계한 값을 편의상 Rg+Rd로 하고, 수정 전류를 X'tal로 하여서 구체적인 값을 도시하여 두었고, 이것으로부터, 값 Rg+ Rd와 수정 전류 X'tal의 관계는 도 4에 도시하게 된다. 동 도면에 있어서, 선(L1, L2)은 각각 샘플(101 내지 110)을 70 MHz, 100 MHz로써 발진시켜 측정된 수정 전류로부터 얻어진 것이다. 동 도면으로부터 알 수 있는 바와 같이, 저항 Rg, Rd의 어느 것을 설치하였는가에 한하지 않고, 저항 Rg, Rd의 저항 값을 총계한 값 Rg+Rd와 수정 전류 X'tal와의 관계는, 선(L1, L2)에 따라 값 Rg+Rd가 커질수록, 수정 전류 X'tal는 감소한다. 또한, 발진 주파수가 높아짐에 따라서 수정 전류 X'tal은 증가한다. 또한, 선(L3, L4)은 각각 종래의 수정 발진용 집적 회로의 샘플 NG를 70 MHz, 100 MHz로 발진시킨 경우의 수정 전류를 나타내고 있다. 도시하지 않으나 샘플 NG에 관해서는, 저항 Rg, Rd를 구비하지 않고, CMOS 인버터를 구성하는 P 채널 MOS 트랜지스터, N 채널 MOS 트랜지스터에 대해서는 각각, 게이트 폭이 1800 μm, 900 μm인 것을 사용하고 있다. 또한, 용량 소자 Cg, Cd에 대응하는 용량 소자의 값은 함께 10 pF이고, 한편의 극이 A1, 다른 쪽의 극이 Mo로 이루어지는 것을 사용하고 있다. 샘플 NG는, 수정 진동자를 파괴하지 않고 구동할 수 있는 거의 최대의 수정 전류를 나타내는 일례이다. 단지, 100 MHz로 발진시켰을 때의 샘플 NG의 수정 전류는, 수정 진동자의 파괴에 대하여 약간의 마진을 갖고 있는 것이 확인되고 있다. 실험적으로 확인한 바, 수정 진동자의 파괴 빈도는 수정 전류가 30 mA 이상에서 높아진다. 이것으로부터, 값 Rg+ Rd는 10 Ω 이상으로 하는 것이 바람직하다는 것이 확인되었다. 또한, 수정 진동자의 파괴에 대하여 상기 마진을 갖게 하면 샘플 NG의 수정 전류 정도이면 되며, 값 Rg+Rd는 40 Ω 이상으로 하는 것이 바람직하다.

또한, 음성 저항을 편의상 RL로서 도 3에 도시하고 있어, 이것으로부터, 샘플(101 내지 110)에 관해서 값 Rg+Rd와 음성 저항 RL과의 관계는 도 5에 도시하게 된다. 동 도면에 있어서 선(L5, L6)은 각각 샘플(101 내지 110)을 70 MHz, 100 MHz에서 발진시켜 측정된 음성 저항 RL에서 얻어진 것이다. 동 도면에서 알 수 있는 바와 같이, 저항 Rg, Rd의 어느 것을 설치하는가에 한하지 않고, 저항 Rg, Rd의 저항 값을 총계한 값 Rg+ Rd와 음성 저항 RL과의 관계는 선(L5, L6)에 따른다. 즉, Rg+ Rd의 값이 작을수록 음성 저항 RL을 크게 할 수 있다(또, 도 5에 있어서는 -RL을 도시하여 두고 있어, 그래프를 읽으면 값 Rg+Rd가 작을수록 -RL의 값은 작게 된다). 또, 발진 기동성, 발진 안정성 면에서 음성 저항 RL은 어느 정도 크게 할 필요가 있다. 예를 들면, 선(L7, L8)은 각각 샘플 NG의 70 MHz, 100 MHz에서 발진시킨 경우의 -RL을 도시하고 있다. 샘플 NG는, 발진 기동성, 발진 안정성에 문제를 미칠 것 같은 최저한의 음성 저항을 나타내는 것이다. 즉 이보다 음성 저항 RL의 값이 작으면, 구체적으로는 -RL의 값이 -200 Ω보다 크면, 발진 기동성, 발진 안정성이 나빠진다. 또한, 선(L9, L10)은 각각, 종래의 수정 발진용 집적 회로의 샘플 MD를 70 MHz, 100 MHz에서 발진시킨 경우의 -RL을 도시하고 있다. 샘플 MD에 관해서도 저항 Rg, Rd를 구비하지 않으며, CMOS 인버터를 구성하는 P 채널 MOS 트랜지스터, N 채널 MOS 트랜지스터로서 각각 게이트 폭이 1620 μm, 540 μm의 것을 사용하고 있다. 또한, 용량 소자 Cg, Cd에 대응하는 용량 소자의 값은 각각 8 pF, 10 pF이고, 이것들은 한편의 극이 Al, 다른 쪽의 극이 Mo로 이루어지는 것을 사용하고 있다. 샘플 MD는 적당한 음성 저항을 나타내는 것의 일례이다.

도 5에서, 선(L6)과 선(L8)과의 교차하는 부근의 320 Ω를 값 Rg+Rd의 상한으로 하면, 최저한 필요한 음성 저항이 얻어지는 것을 알 수 있다. 즉, 값 Rg+Rd의 상한은 320 Ω인 것이 바람직하다.

또한, 도 5로부터 알 수 있는 바와 같이, 값 Rg+Rd를, 선(L6)과 선(L8)과의 교차하는 부근의 320 Ω 이하로 하면, 상술한 바와 같이 100 MHz에서 발진시킬 때에 최저한 필요한 음성 저항이 얻어진다. 마찬가지로 값 Rg+Rd가, 선(L5)과 선(L7)의 교차하는 부근의 260 Ω 이하에서는, 70 MHz에서 발진시킬 때에 최저한 필요한 음성 저항이 얻어지고, 선(L6)과 선(L10)이 교차하는 부근의 170 Ω 이하에서는 100 MHz에서 발진시킬 때에 충분한 음성 저항이 얻어지며, 선(L5)과 선(L9)이 교차하는 부근의 140 Ω 이하에서는 70 MHz에서 발진시킬 때에 충분한 음성 저항이 얻어진다. 특히, 이들 4개의 조건을 균형있게 할 경우, 값 Rg+Rd의 상한은 220 Ω로 하는 것이 바람직하다. 또한, 발진 주파수가 올라감에 따라서 필요로 하는 음성 저항 RL의 값은 작아지는 것으로부터, 상기와 같이 값 Rg+Rd의 상한을 정하면, 100 MHz 이상의 발진주파수에도 충분히 대응할 수 있다.

이상의 결과로부터, 저항 Rg, Rd의 저항 값을 총계한 값 Rg+Rd를 10 Ω 내지 320 Ω로 함으로써, 수정 전류를 적게 함과 동시에 필요한 음성 저항을 얻을 수 있다는 것을 알 수 있다. 특히 값 Rg+Rd를 40 Ω 내지 220 Ω로 함으로써, 수정 전류를 수정 진동자의 파괴에 대하여 충분한 마진을 갖는 것으로 할 수 있으며, 더구나, 높은 발진 기동성, 발진 안정성을 실현하는 데 충분한 음성 저항이 얻어진다.

상기의 한 실시예에서는, 저항 Rg, Rd로서 TFR를 사용한 것에 관해서 기술하였으나, 본 발명은 이것에 한하는 것이 아니고, Poly-Si로써 형성된 저항에 대하여도 적용할 수 있다. 이것에 관해서 다른 실시예로서 기술한다. 본 예에서는, 상기의 한 실시예의 저항 Rg, Rd를 Poly-Si 저항으로 바꿔, 그 밖의 조건을 같게 하여 두었다. 상기의 한 실시예와 같은 측정을 한 결과를 도 6에 나타낸다. 도 6에 측정 결과를 나타낸 샘플(201 내지 210)은, 샘플(101 내지 110)에 대응하는 것이며, 이것들에 관해서도, 저항 Rg, Rd의 저항 값을 총계한 값 Rg+Rd와 수정 전류 X'taL과의 관계를 도 7에 나타내고, 값 Rg+Rd와 음성 저항 RL과의 관계를 도 8에 도시하여 두었다. 또, 편의상 도 7및 도 8에 있어서 도 4 및 도 5에 나타낸 선에 대응하는 선에 관해서는 같은 부호로써 도시하여 두었다. 도 7 및 도 8로부터 알 수 있는 바와 같이, Poly-Si로써 형성된 저항을 사용한 경우도, 저항으로서 TFR을 사용한 것과 거의 같은 특성을 보인다. 이것으로부터, 값 Rg+Rd의 범위를 상기의 한 실시예와 같이 설정함으로써, 같은 효과가 얻어진다.

또, 저항으로서 TFR를 사용한 경우와, Poly-Si를 사용한 경우를 비교하면 TFR을 사용한 쪽이 저항 값의 온도 변동이 적은 점 등으로부터, TFR을 사용하는 것이 바람직하다.

또, 용량 소자 Cg, Cd의 값에 관해서는 선특허출원에서 기술한 바와 같이, 8 pF 내지 20 pF로 하는 것이 바람직하다. 귀환 저항 Rf 에 관해서는 1 kΩ 내지 5 kΩ의 범위로 설정 가능하다.

또한, 상기 각 실시예에 의하면, 저항 Rg, Rd를 용량 소자 Cg, Cd와 전원 단자 VDD와의 사이에 설치하는 것으로 하였으나, 선특허출원에서 기술한대로, 도 9에 도시하는 바와 같이 저항 Rg, Rd를 각각 용량 소자 Cg와 CMOS 인버터(2)의 입력 단자와 수정 진동자(1)와의 접속점과의 사이, 용량 소자 Cd와 CMOS 인버터(2)의 출력 단자와 수정 진동자(1)와의 접속점과의 사이에 설치하여도 수정 전류를 적게 할 수 있어, 이와 같은 경우에 있어서도, 값 Rg+Rd의 범위를 상기의 한 실시예와 같이 설정함으로써, 같은 효과가 얻어진다.

본 발명에 의하면, CMOS 인버터의 입력 단자와 전원 단자 및/또는 출력 단자와 전원 단자와의 사이에 설치되는 저항 값의 총계를 10 Ω에서 320 Ω까지의 범위로 함으로써, 수정 전류를 적게 함과 동시에 필요한 음성 저항이 얻어진다.

Claims (2)

1. CMOS 인버터,

   상기 CMOS 인버터의 입출력 단자간에 접속된 수정 진동자,

   상기 CMOS 인버터의 입출력 단자간에 접속된 귀환 저항,

   상기 CMOS 인버터의 입력 단자와 상기 수정 진동자와의 제 1 접속점과 특정 전위의 전원 단자와의 사이에 설치되는 제 1 용량 소자,

   상기 CMOS 인버터의 출력 단자와 상기 수정 진동자와의 제 2 접속점과 상기 특정 전위의 전원 단자와의 사이에 설치되는 제 2 용량 소자, 및

   상기 제 1 접속점과 제 1 용량 소자와의 사이, 상기 제 2 접속점과 제 2 용량 소자와의 사이, 상기 제 1 용량 소자와 상기 전원 단자와의 사이, 상기 제 2 용량 소자와 상기 전원 단자와의 사이 중 어느 1개 또는 복수개의 사이에 설치된 저항을 구비하고,

   상기 저항의 저항 값의 총계가 10 Ω에서 320 Ω까지의 범위에 있는 것을 특징으로 하는 수정 발진 회로.
2. CMOS 인버터,

   상기 CMOS 인버터의 입출력 단자간에 수정 진동자를 접속하기 위한 단자, 상기 CMOS 인버터의 입출력 단자간에 접속된 귀환 저항,

   상기 CMOS 인버터의 입력 단자와 상기 수정 진동자와의 제 1 접속점과 특정 전위의 전원 단자와의 사이에 설치되는 제 1 용량 소자,

   상기 CMOS 인버터의 출력 단자와 상기 수정 진동자와의 제 2 접속점과 상기 특정 전위의 전원 단자와의 사이에 설치되는 제 2 용량 소자, 및

   상기 제 1 접속점과 제 1 용량 소자와의 사이, 상기 제 2 접속점과 제 2 용량 소자와의 사이, 상기 제 1 용량 소자와 상기 전원 단자와의 사이, 상기 제 2 용량 소자와 상기 전원 단자와의 사이 중 어느 1개 또는 복수개의 사이에 설치된 저항을 구비하고,

   상기 저항의 저항 값의 총계가 10 Ω에서 320 Ω까지의 범위에 있는 것을 특징으로 하는 수정 발진용 집적 회로 장치.