JPS6025252A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6025252A JPS6025252A JP13330983A JP13330983A JPS6025252A JP S6025252 A JPS6025252 A JP S6025252A JP 13330983 A JP13330983 A JP 13330983A JP 13330983 A JP13330983 A JP 13330983A JP S6025252 A JPS6025252 A JP S6025252A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- insulating film
- barrier metal
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は多ｊｆイ配線（（馨造勿肩する半導体装置に関
する。
する。
半導体装置の関集積化の為には多層配線を行なう必要が
ある。多層配線において、下層配線？層間連絡孔？通し
て上層配線と接続する場合、接続の歩留り全土げる為、
あるいは下層配線と上層配線の金属が異質の場合、バリ
アとしての薄い金属層？形成する必要がある。
ある。多層配線において、下層配線？層間連絡孔？通し
て上層配線と接続する場合、接続の歩留り全土げる為、
あるいは下層配線と上層配線の金属が異質の場合、バリ
アとしての薄い金属層？形成する必要がある。
第１図は従来の多層配線半導体装置の一例の断面図であ
る。
る。
半導体基板ｌ上に絶縁膜２七設け、その上に下層配線３
全設ける。底面を層間絶縁膜４全設け、層間連絡孔會あ
けた後、バリア金属層５．配線金属層６ｔ−被着し、フ
ォトエッチ全行なって上層配線６及びバリア金属層５を
同時に選択除去する。
全設ける。底面を層間絶縁膜４全設け、層間連絡孔會あ
けた後、バリア金属層５．配線金属層６ｔ−被着し、フ
ォトエッチ全行なって上層配線６及びバリア金属層５を
同時に選択除去する。
このように、上層配線の下に必ずバリア金属層がある構
造の半導体装置においては、バリア金属層と上層配線が
化合して、配線抵抗の増大？招くという問題があった。
造の半導体装置においては、バリア金属層と上層配線が
化合して、配線抵抗の増大？招くという問題があった。
第２図は従来の多ノー配線半導体装置の他の例の断面図
である。
である。
この半導体装置は、上記問題全解決するために工夫され
たも−ので、バリナ金属層５？被着した後、層間連絡孔
とその近傍にのみバリア金属層５を残し１．それから下
層配線６を形成したものである。
たも−ので、バリナ金属層５？被着した後、層間連絡孔
とその近傍にのみバリア金属層５を残し１．それから下
層配線６を形成したものである。
この構造の半導体装置においては、配線抵抗が増大する
という問題は解決するが、層間連絡孔勿形成する工程か
ら上層配線系のパターンのみ金変えて異なった回路構成
を行なう半導体装置に於いては前記バリア金属層のパタ
ーン？形ｌ戎する工程が回路借或工程に入る為、回路構
成に余分な時間がかかり短期間で回路構成全完了するこ
とに支障？来たすという欠点があった。
という問題は解決するが、層間連絡孔勿形成する工程か
ら上層配線系のパターンのみ金変えて異なった回路構成
を行なう半導体装置に於いては前記バリア金属層のパタ
ーン？形ｌ戎する工程が回路借或工程に入る為、回路構
成に余分な時間がかかり短期間で回路構成全完了するこ
とに支障？来たすという欠点があった。
本発明の目的は、上記欠点全除去し、多層配線構造にお
ける配線抵抗の増大等の問題全解決し異なった回路構成
が短期間にできる半導体装置全提供することにある。
ける配線抵抗の増大等の問題全解決し異なった回路構成
が短期間にできる半導体装置全提供することにある。
本発明の半導体装置は、半導体基板上に形成されている
絶縁膜上に設けられた下層配線と、該下層、配線材料と
は異種の金属で該下層配線上に癲択的に複数個設けられ
′ｆｃ金属層と、該金属層と前記下ハロ配線と會覆う層
間絶縁膜と、前記複数の金属層のうちの少くとも１つの
金属層の上の層間絶縁層部分上選択除去して設けられた
層間連路孔と、前記層間絶縁層上に設けられ前記層間連
絡孔？通して前記金属層に接続する上層配線と勿含んで
構成式れる。
絶縁膜上に設けられた下層配線と、該下層、配線材料と
は異種の金属で該下層配線上に癲択的に複数個設けられ
′ｆｃ金属層と、該金属層と前記下ハロ配線と會覆う層
間絶縁膜と、前記複数の金属層のうちの少くとも１つの
金属層の上の層間絶縁層部分上選択除去して設けられた
層間連路孔と、前記層間絶縁層上に設けられ前記層間連
絡孔？通して前記金属層に接続する上層配線と勿含んで
構成式れる。
次に、本発明の実施例について図面を用いて説明する。
第３図（ａ）〜（Ｃ）は本発明の一実施例の製造方法を
説明するための工程順に示した断面図である。
説明するための工程順に示した断面図である。
まず、第３図（ａＪに示すように、半導体基板１上に絶
縁膜２全設け、その上に下層配線３を形成する。次に、
全面にバリア金属全被着し、選択エツチングしてバリア
全４層５ａ、５ｂ、５ｃｋ選択的に形成する。バリア金
属層５ａ、５ｂ、５ｃは、後工程で層間連絡孔を形成す
る可能性のある領域のみに設ける。次に層間絶縁膜４全
全面に被着する。層間絶縁膜４は、例えばプラズマＣＶ
Ｄ法を用いて酸化膜？被着することによ多形成される。
縁膜２全設け、その上に下層配線３を形成する。次に、
全面にバリア金属全被着し、選択エツチングしてバリア
全４層５ａ、５ｂ、５ｃｋ選択的に形成する。バリア金
属層５ａ、５ｂ、５ｃは、後工程で層間連絡孔を形成す
る可能性のある領域のみに設ける。次に層間絶縁膜４全
全面に被着する。層間絶縁膜４は、例えばプラズマＣＶ
Ｄ法を用いて酸化膜？被着することによ多形成される。
次に、第３図（ｂ）に示すように、ある指定され友回路
（これｉＡ回路と名付ける）を作成するときは、バリア
金属層５ａの上の眉間絶縁膜４？選択除去して開口？設
ける。
（これｉＡ回路と名付ける）を作成するときは、バリア
金属層５ａの上の眉間絶縁膜４？選択除去して開口？設
ける。
次に、第３図（Ｃ）に示すように、層間絶縁層４の上に
、かつ層間連絡孔會通してバリア金属層５ａに接続する
ように上層配線６盆形成する。これにより本発明の半導
体装置の一実施例が作られる。
、かつ層間連絡孔會通してバリア金属層５ａに接続する
ように上層配線６盆形成する。これにより本発明の半導
体装置の一実施例が作られる。
この実施例は、ある指定された回路として、へ回路全構
成する場合全説明したが、第３図（ａ）に示した途中工
程のもの全使用して別の回路（これ金Ｂ回路と名付ける
）全作ることができる場合がある。このような場合、第
４図（ａ）に示すように、バリア金属層５ｂの上の層間
絶縁膜４を選択除去して層間連絡孔上アけ、次に第４図
（ｂ）に示すように、上層配線６ケ形成する。
成する場合全説明したが、第３図（ａ）に示した途中工
程のもの全使用して別の回路（これ金Ｂ回路と名付ける
）全作ることができる場合がある。このような場合、第
４図（ａ）に示すように、バリア金属層５ｂの上の層間
絶縁膜４を選択除去して層間連絡孔上アけ、次に第４図
（ｂ）に示すように、上層配線６ケ形成する。
このようにして、層間連絡孔全形成する可能性のある領
域の下層配線上にバリア金属層全選択的に形成すること
によって配線抵抗の増大する問題は勿論のこと、短期間
でへ回路でも８回路でも構成する事ができるという効果
が得られる。
域の下層配線上にバリア金属層全選択的に形成すること
によって配線抵抗の増大する問題は勿論のこと、短期間
でへ回路でも８回路でも構成する事ができるという効果
が得られる。
以上詳細に説明したように、本発明によれば、配線抵抗
の増大全防ぎ、かつ異った回路構成のものｔ短期間に作
ることのできる半導体装置が得られるのでその効果は大
きい。
の増大全防ぎ、かつ異った回路構成のものｔ短期間に作
ることのできる半導体装置が得られるのでその効果は大
きい。
第１図は従来の半導体装置の一例の断面図、第２図は従
来の半導体装置の他の例の断面図、第３図（ａ）〜（Ｃ
）は本発明の一実施例の製造方法を説明するための工程
順に示し丸断面図、第４図（ａ）、 （ｂ）は本発明の
他の実施例の製造方法上説明するための工程順に示した
断面図である。 １・・・・・・半導体基板、２・・・・・・絶縁膜、３
・・・・・・下層配線、４・・・・・・層間絶縁膜、５
．５ａ、５ｂ、５ｃ・・・・・・バリア金属層、６・・
・・・・上層配線。 ／、−ｒ寸、 〜 代理人 弁理士 内 原 目１ 、
来の半導体装置の他の例の断面図、第３図（ａ）〜（Ｃ
）は本発明の一実施例の製造方法を説明するための工程
順に示し丸断面図、第４図（ａ）、 （ｂ）は本発明の
他の実施例の製造方法上説明するための工程順に示した
断面図である。 １・・・・・・半導体基板、２・・・・・・絶縁膜、３
・・・・・・下層配線、４・・・・・・層間絶縁膜、５
．５ａ、５ｂ、５ｃ・・・・・・バリア金属層、６・・
・・・・上層配線。 ／、−ｒ寸、 〜 代理人 弁理士 内 原 目１ 、
Claims (1)
- 半導体基板上に形成されている絶縁膜上に設けられた下
層配線と、該下層配線材料とは異種の金属で該下ｊ−配
線上に選択的に複数個設けられた金属層と、該金属Ｊ―
と前記下層配線と金覆う層間絶縁膜と、前記複故の金属
層のうちの少くとも１つの址属層の上の層間絶縁層部分
？選択除去して設けられた層間連絡孔と、前記層間絶縁
層上に設けられ前照層間連絡孔全通して前記金属層に接
続する上層配線と？含むこと全特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13330983A JPS6025252A (ja) | 1983-07-21 | 1983-07-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13330983A JPS6025252A (ja) | 1983-07-21 | 1983-07-21 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6025252A true JPS6025252A (ja) | 1985-02-08 |
| JPH0458185B2 JPH0458185B2 (ja) | 1992-09-16 |
Family
ID=15101654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13330983A Granted JPS6025252A (ja) | 1983-07-21 | 1983-07-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6025252A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5137579A (en) * | 1974-09-25 | 1976-03-29 | Suwa Seikosha Kk | Handotaisochi |
| JPS55137561U (ja) * | 1979-03-20 | 1980-09-30 |
-
1983
- 1983-07-21 JP JP13330983A patent/JPS6025252A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5137579A (en) * | 1974-09-25 | 1976-03-29 | Suwa Seikosha Kk | Handotaisochi |
| JPS55137561U (ja) * | 1979-03-20 | 1980-09-30 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0458185B2 (ja) | 1992-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6025252A (ja) | 半導体装置 | |
| JPH079935B2 (ja) | 半導体装置 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPH0570301B2 (ja) | ||
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| JPS63107043A (ja) | 半導体装置の導電線路の形成方法 | |
| JPH01264239A (ja) | 半導体装置の製造方法 | |
| JPS63161646A (ja) | 半導体装置の製造方法 | |
| JPS63287034A (ja) | 半導体装置 | |
| JP2551077B2 (ja) | 半導体集積回路装置 | |
| JPS63207153A (ja) | 半導体装置の製造方法 | |
| JPH0234929A (ja) | 半導体装置の製造方法 | |
| JPH02113553A (ja) | 半導体集積回路の製造方法 | |
| JPH0319225A (ja) | 多層配線の形成方法 | |
| JPS62115746A (ja) | 半導体集積回路装置 | |
| JPH01194334A (ja) | 半導体集積回路の製造方法 | |
| JPS62293644A (ja) | 半導体装置の製造方法 | |
| JPS63308346A (ja) | 半導体装置 | |
| JPS6365643A (ja) | 半導体装置の製造方法 | |
| JPH01273333A (ja) | 半導体装置の製造方法 | |
| JPS63312658A (ja) | 半導体装置の製造方法 | |
| JPS62145842A (ja) | 半導体装置の製造方法 | |
| JPS6146973B2 (ja) | ||
| JPS6148940A (ja) | 半導体装置の電極形成方法 |