JPS60252953A - 制御パス解析処理方式 - Google Patents
制御パス解析処理方式Info
- Publication number
- JPS60252953A JPS60252953A JP10902984A JP10902984A JPS60252953A JP S60252953 A JPS60252953 A JP S60252953A JP 10902984 A JP10902984 A JP 10902984A JP 10902984 A JP10902984 A JP 10902984A JP S60252953 A JPS60252953 A JP S60252953A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- list
- control
- path
- points
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Devices For Executing Special Programs (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は制御パス解析処理方式、特に、例えばデータ処
理装置において高級言語を機械語に変換するコンパイラ
等に用いられるものであって、コンパイル処理等におけ
る最適化処理の−・貫として行われる共通式処理におい
て必要となる制御バス解析を高速化可能とした制御パス
解析処理方式に関するものである。
理装置において高級言語を機械語に変換するコンパイラ
等に用いられるものであって、コンパイル処理等におけ
る最適化処理の−・貫として行われる共通式処理におい
て必要となる制御バス解析を高速化可能とした制御パス
解析処理方式に関するものである。
例えば、高級言語を機械語に変換するコンパイラ等にお
いて、ソースモジュール中に同し演算式が前後に現れ、
その間で演算結果が変わらないような場合には、先に演
算した結果を後の弐で利用するなどの最適化を行い、効
率的なオブジェクトを生成するようにしている。
いて、ソースモジュール中に同し演算式が前後に現れ、
その間で演算結果が変わらないような場合には、先に演
算した結果を後の弐で利用するなどの最適化を行い、効
率的なオブジェクトを生成するようにしている。
第５図は従来技術の背景を説明するだめの図である。第
５図において、符号ＦＵはフローユニットであって、プ
ログラム実行において制御が通過する点を表し、ＰＡＴ
Ｈは命令実行制御における経路となる制御バスを表す。
５図において、符号ＦＵはフローユニットであって、プ
ログラム実行において制御が通過する点を表し、ＰＡＴ
Ｈは命令実行制御における経路となる制御バスを表す。
第５図（イ）において、ＦＵ■は分岐点であり、ＦＵ■
で合流している。ＦＵ■、■間でＩＡＭＢ」の式があり
、ＦＵ■５■間で同じｒＡ＊ＢＪの式がある。この場合
、もしＦＵ■とＦＵ■の間でＡとＢとの値に変化がなけ
れば、先のｒＡ＊ＢＪの式の演算結果を後の式で利用す
ることにより、コンパイルした結果のプログラムの実行
を高速化することができる。このような最適化の処理を
共通式処理という。
で合流している。ＦＵ■、■間でＩＡＭＢ」の式があり
、ＦＵ■５■間で同じｒＡ＊ＢＪの式がある。この場合
、もしＦＵ■とＦＵ■の間でＡとＢとの値に変化がなけ
れば、先のｒＡ＊ＢＪの式の演算結果を後の式で利用す
ることにより、コンパイルした結果のプログラムの実行
を高速化することができる。このような最適化の処理を
共通式処理という。
共通式処理を行う場合、対象となっている式に含まれる
変数の値が変化しないことを確認しなければならないが
、その場合、第５図（ロ）図示のようなすべてのバスに
ついて、チェックする必要がある。もし、第５図（ハ）
図示のように、例えばＦＵ■、０間で変数Ａの値が変化
していれば、制御の流れによって、前の式の値を利用で
きないからである。
変数の値が変化しないことを確認しなければならないが
、その場合、第５図（ロ）図示のようなすべてのバスに
ついて、チェックする必要がある。もし、第５図（ハ）
図示のように、例えばＦＵ■、０間で変数Ａの値が変化
していれば、制御の流れによって、前の式の値を利用で
きないからである。
そのため、例えば共通式処理を行う場合等には、共通式
が出現した２点間のすべての制御パスをめる必要がある
。そして、コンパイル処理を高速に行うためには、でき
るだけ高速にすべての制御パスを抽出できることが望ま
れる。
が出現した２点間のすべての制御パスをめる必要がある
。そして、コンパイル処理を高速に行うためには、でき
るだけ高速にすべての制御パスを抽出できることが望ま
れる。
従来、このような制御パスをめるとき、最初の点から共
通式が出現した最後の点まで、上からその都度、バスの
行き先を探していくようにされ、同じ部分のバスリスト
を何回もめる結果となり、共通式処理の速度が遅くなる
という問題があった。
通式が出現した最後の点まで、上からその都度、バスの
行き先を探していくようにされ、同じ部分のバスリスト
を何回もめる結果となり、共通式処理の速度が遅くなる
という問題があった。
本発明″は上記問題点の解決を図り、ある点からある点
までに通るすべての制御パスをめる処理を高速化するた
め、いわゆる先行支配子の決定においてめた制御パスの
解析結果を利用するようにしたものであって、本発明の
制御バス解析処理方式は、データ処理装置が実行するプ
ログラムの制御パスを与えられた２点間に対してめる制
御バス解析処理方式において、上記２点間における部分
区間について既にめられている制御パスのリストからな
るバスリストを記憶するバスリスト記憶手段と、着目点
に至るまでに必ず通過する点の中で最も近い点である先
行支配子をめるときに当該着目点までの上記バスリスト
をめ上記バスリスト記憶手段に格納する先行支配予決定
手段と、上記制御パスをめる２点間を上記先行支配子に
基づいて分割する分割手段と、該分割手段によって分割
された区間に対応する上記バスリスト記憶手段に記憶さ
れているバスリストを取り出し新たにめるべきバスリス
トの生成に用いるバスリスト生成手段とを備えたことを
特徴としている。
までに通るすべての制御パスをめる処理を高速化するた
め、いわゆる先行支配子の決定においてめた制御パスの
解析結果を利用するようにしたものであって、本発明の
制御バス解析処理方式は、データ処理装置が実行するプ
ログラムの制御パスを与えられた２点間に対してめる制
御バス解析処理方式において、上記２点間における部分
区間について既にめられている制御パスのリストからな
るバスリストを記憶するバスリスト記憶手段と、着目点
に至るまでに必ず通過する点の中で最も近い点である先
行支配子をめるときに当該着目点までの上記バスリスト
をめ上記バスリスト記憶手段に格納する先行支配予決定
手段と、上記制御パスをめる２点間を上記先行支配子に
基づいて分割する分割手段と、該分割手段によって分割
された区間に対応する上記バスリスト記憶手段に記憶さ
れているバスリストを取り出し新たにめるべきバスリス
トの生成に用いるバスリスト生成手段とを備えたことを
特徴としている。
以下、図面を参照しつつ、実施例に従って説明する。
第１図は本発明の一実施例構成、第２図は本発明の処理
概念を説明するための図、第３図および第４図は本発明
による具体的な処理例を説明するための図を示す。
概念を説明するための図、第３図および第４図は本発明
による具体的な処理例を説明するための図を示す。
図中、ｌは高級言語で記述されたプログラムからなるソ
ースモジュール、２は計算機が実行可能な機械語命令か
らなるオブジェクトモジュール、３はコンパイラであっ
てソースモジュール１を入力しオブジェクトモジュール
２を生成する処理を実行するもの、４は共通式検出部、
５は先行支配予決定部、６は区間分割部、７はバスリス
ト生成部、８は最適化処理部、９はオブジェクト展開部
、１０はバスリス］・表、１１はバスリスト管理表、１
２はバスリストページ、１３はリンク表を表す。
ースモジュール、２は計算機が実行可能な機械語命令か
らなるオブジェクトモジュール、３はコンパイラであっ
てソースモジュール１を入力しオブジェクトモジュール
２を生成する処理を実行するもの、４は共通式検出部、
５は先行支配予決定部、６は区間分割部、７はバスリス
ト生成部、８は最適化処理部、９はオブジェクト展開部
、１０はバスリス］・表、１１はバスリスト管理表、１
２はバスリストページ、１３はリンク表を表す。
共通式検出部４は、ソースモジュール１内のステートメ
ントを走査し、第５図で説明した共通式を検出する処理
を実行するものである。この共通式には、例えば配列の
領域アドレスをめるための明示的には記述されないアド
レス計算式等も含まれる。共通式の検出は、簡単な文字
コード比較によって可能であるので内部処理の説明は省
略する。先行支配予決定部５は、ある着目点について、
その着目点に至るまでに必ず通過する点の中で最も近い
点である先行支配子（Ｂ Ｄ ： Ｂａｃｋ Ｄｏｍｉ
ｎａｔｏｒ）を決定する処理を実行するものである。先
行支配子についての具体例は第２図を参照して後述する
。
ントを走査し、第５図で説明した共通式を検出する処理
を実行するものである。この共通式には、例えば配列の
領域アドレスをめるための明示的には記述されないアド
レス計算式等も含まれる。共通式の検出は、簡単な文字
コード比較によって可能であるので内部処理の説明は省
略する。先行支配予決定部５は、ある着目点について、
その着目点に至るまでに必ず通過する点の中で最も近い
点である先行支配子（Ｂ Ｄ ： Ｂａｃｋ Ｄｏｍｉ
ｎａｔｏｒ）を決定する処理を実行するものである。先
行支配子についての具体例は第２図を参照して後述する
。
区間分割部６は、先行支配予決定部５によって決定され
た先行支配子に基づいて、与えられた２点間のすべての
制御パスをめるにあたって、その２点間をいくつかの区
間に分割する処理を実行するものである。パスリスト生
成部７は、共通式検出部４から与えられた２点間におり
るバスリスト、即ち与えられた２点間で制御が流れるフ
ローユニットの集合をめそのリストを生成する処理を実
行するものである。
た先行支配子に基づいて、与えられた２点間のすべての
制御パスをめるにあたって、その２点間をいくつかの区
間に分割する処理を実行するものである。パスリスト生
成部７は、共通式検出部４から与えられた２点間におり
るバスリスト、即ち与えられた２点間で制御が流れるフ
ローユニットの集合をめそのリストを生成する処理を実
行するものである。
最適化処理部８は、パスリスト生成部７が生成したパス
リストに従って共通式に使われる変数値の変化の可能性
をチェックし、変数値に変化がないときに先に現れた共
通式の演算結果を後の式で利用する最適化処理を行うも
のである。オブジェクト展開部９は、最適化処理部８に
よる処理結果に従って、ソースモジュール１のステート
メントを機械語に展開し、オブジェクトモジュール２と
して出力する処理を実行するものである。なお、最適化
処理部８およびオブジェクト展開部９については、従来
から周知であるので、本実施例の説明においてはこの程
度の説明に止める。
リストに従って共通式に使われる変数値の変化の可能性
をチェックし、変数値に変化がないときに先に現れた共
通式の演算結果を後の式で利用する最適化処理を行うも
のである。オブジェクト展開部９は、最適化処理部８に
よる処理結果に従って、ソースモジュール１のステート
メントを機械語に展開し、オブジェクトモジュール２と
して出力する処理を実行するものである。なお、最適化
処理部８およびオブジェクト展開部９については、従来
から周知であるので、本実施例の説明においてはこの程
度の説明に止める。
バスリスト表１０は、パスリスト管理表１１とパスリス
トページ１２とからなる。パスリスト管理表１１には、
各フローユニット対応に、フローユニ７）番号ＦＩＪＮ
Ｏと、その先行支配子番号ＢＤＮＯと、パスリストペー
ジ１２内の当該フローユニットに関するパスリスト領域
へのポインタＰＡＴＨ５Ｒが格納される。パスリストペ
ージ１２には、バスリストに含まれる制御パス上のフロ
ーユニットの個数Ｃおよび制御パス上のフローユニット
番号のリストであるバスリストが作成される。
トページ１２とからなる。パスリスト管理表１１には、
各フローユニット対応に、フローユニ７）番号ＦＩＪＮ
Ｏと、その先行支配子番号ＢＤＮＯと、パスリストペー
ジ１２内の当該フローユニットに関するパスリスト領域
へのポインタＰＡＴＨ５Ｒが格納される。パスリストペ
ージ１２には、バスリストに含まれる制御パス上のフロ
ーユニットの個数Ｃおよび制御パス上のフローユニット
番号のリストであるバスリストが作成される。
リンク表１３は、直接制御を渡すフローユニットの関係
情報が格納される制御表である。リンク表１３は、ソー
スモジュール１中のステートメントに現れる分岐関係の
情報やラヘル情報によって作成される。
情報が格納される制御表である。リンク表１３は、ソー
スモジュール１中のステートメントに現れる分岐関係の
情報やラヘル情報によって作成される。
次に本発明の実施例による具体的な処理例を説明するに
先立ち、第２図に従って本実施例に関連する処理概念を
説明する。プログラムにおける命令実行の制御移行経路
は、例えば第２図に示す如く、フローユニットＦｔＪと
制御バスＰＡＴＨとによって表される。同図において、
ＦｔＪ■の先行支配子はＦＵｏであり、ＦＵｏの先行支
配子もＦＵｏである。同様にＦＵｏの先行支配子はＦＵ
ｏ、ＦＵｏの先行支配子はＦＬＩ■、ＦｔＪ■の先行支
配子はＦＵｏ、・・・・・・、ＦＵｏの先行支配子はＦ
Ｕｏ、ＦＵｏの先行支配子はＦＵｏ、・・・、ＦＵｏの
先行支配子はＦＵｏである。
先立ち、第２図に従って本実施例に関連する処理概念を
説明する。プログラムにおける命令実行の制御移行経路
は、例えば第２図に示す如く、フローユニットＦｔＪと
制御バスＰＡＴＨとによって表される。同図において、
ＦｔＪ■の先行支配子はＦＵｏであり、ＦＵｏの先行支
配子もＦＵｏである。同様にＦＵｏの先行支配子はＦＵ
ｏ、ＦＵｏの先行支配子はＦＬＩ■、ＦｔＪ■の先行支
配子はＦＵｏ、・・・・・・、ＦＵｏの先行支配子はＦ
Ｕｏ、ＦＵｏの先行支配子はＦＵｏ、・・・、ＦＵｏの
先行支配子はＦＵｏである。
ここで例えばＦＵｏに関連した共通式処理は、ＦＵ［相
］以降に現れる共通式対象の式と、先行支配子ＦＵ■以
前であってＦＵｏに至るまでに必ず通る部分に含まれる
式との間で行われる。即ぢ、ＦＵＯ以降の式と共通式処
理が可能な範囲は、パス■−■およびＦＵ■以前のパス
に現れる式となる。
］以降に現れる共通式対象の式と、先行支配子ＦＵ■以
前であってＦＵｏに至るまでに必ず通る部分に含まれる
式との間で行われる。即ぢ、ＦＵＯ以降の式と共通式処
理が可能な範囲は、パス■−■およびＦＵ■以前のパス
に現れる式となる。
ところで、ある点の先行支配子をめるときに、必ずその
点の先行支配子からその点までのバスリストがめられる
ことになる。例えば第２図において、ＦＵｏの先行支配
子をめるとすると、次の解析がなされる。
点の先行支配子からその点までのバスリストがめられる
ことになる。例えば第２図において、ＦＵｏの先行支配
子をめるとすると、次の解析がなされる。
１）ＦＵｏに制御を渡す点は、ＦＵｏとＦＵｏである。
１ｉ）ＦＵｏに制御を渡す点は、ＦＵｏだけである。
１ｉｉ）ＦＵｏに制御を渡す点は、ＦＵｏだけである。
従って、ＦｔＪ■の先行支配子はＦＬＩ■となり、この
ＦＵｏをめるにあたり、関連するすべてのＦＵｏ、■、
■、■からなるバスリストが得られる。
ＦＵｏをめるにあたり、関連するすべてのＦＵｏ、■、
■、■からなるバスリストが得られる。
本発明は、この点に着目して、先行支配子をめるときに
同時にその先行支配子から現在の点までのバスリストを
め、そのバスリストを第１図図示パスリスト表１０に退
避しておき、ある範囲のバスリストをめるときには、そ
の退避しておいたバスリストを使用することにより、パ
スリスト生成の高速化を図ったものである。
同時にその先行支配子から現在の点までのバスリストを
め、そのバスリストを第１図図示パスリスト表１０に退
避しておき、ある範囲のバスリストをめるときには、そ
の退避しておいたバスリストを使用することにより、パ
スリスト生成の高速化を図ったものである。
より長い区間のバスリストをめるときには、その区間を
先行支配子に基づいていくつかに分割し、そのそれぞれ
の区間における以前にめられていたバスリストを連結し
て請求めるバスリストを生成する。例えば第２図におい
て、ＦＵｏ、Ｆ００間のパスリストをめるには、まずＦ
ＵＯの先行支配子ＦＵ■で区間ａおよび区間すに分割し
、さらに区間ａをＦＵＯの先行支配子■で区間ａｌ。
先行支配子に基づいていくつかに分割し、そのそれぞれ
の区間における以前にめられていたバスリストを連結し
て請求めるバスリストを生成する。例えば第２図におい
て、ＦＵｏ、Ｆ００間のパスリストをめるには、まずＦ
ＵＯの先行支配子ＦＵ■で区間ａおよび区間すに分割し
、さらに区間ａをＦＵＯの先行支配子■で区間ａｌ。
区間ａ２に分割する。そして、これらの各区間のバスリ
ストを連結する。式で表すと次のようになる。
ストを連結する。式で表すと次のようになる。
ＰＡＴＨ（１，１２）−ＦＡＴＩ＋（１，９） ＩＩ
ＰＡＴＨ（９，１２）＝ ＰＡＴＨ（１，８） ＩＩ
ＰＡＴＨ（８，９） ＩＩ ＰＡＴＨ（９，１２）ここ
で、ＰＡＴＨ（ｎ、 ｍ）はｎ−ｍ間のパスリスト、記
号１１はパスリストの連結を表す。
ＰＡＴＨ（９，１２）＝ ＰＡＴＨ（１，８） ＩＩ
ＰＡＴＨ（８，９） ＩＩ ＰＡＴＨ（９，１２）ここ
で、ＰＡＴＨ（ｎ、 ｍ）はｎ−ｍ間のパスリスト、記
号１１はパスリストの連結を表す。
例えば第３図（イ）図示のような制御バス構成において
、ＦＵＯ以降に現れる式ｒＢ＋ｃ＋ＤＪについての共通
式処理を行う場合、次のようにＦＵＯについてパスリス
トがめられる。なお、第３図（ロ）においては、バスリ
スト表１０を第１図に示したバスリスト管理表１１とバ
スリストページ１２とを合体させた形で簡略化して示し
ている。第３図（ロ）に図示するパスリスト表ＩＯのよ
うに、ＦＵＯから■までの各ＦＵについて、それぞれの
先行支配子までのパスリストは既にめられているものと
する。リンク表１３には、図示のように直接つながるＦ
Ｕの対の番号が格納される。
、ＦＵＯ以降に現れる式ｒＢ＋ｃ＋ＤＪについての共通
式処理を行う場合、次のようにＦＵＯについてパスリス
トがめられる。なお、第３図（ロ）においては、バスリ
スト表１０を第１図に示したバスリスト管理表１１とバ
スリストページ１２とを合体させた形で簡略化して示し
ている。第３図（ロ）に図示するパスリスト表ＩＯのよ
うに、ＦＵＯから■までの各ＦＵについて、それぞれの
先行支配子までのパスリストは既にめられているものと
する。リンク表１３には、図示のように直接つながるＦ
Ｕの対の番号が格納される。
弐ｒＢ＋ｃ＋ＤＪの共通式処理のためにＦＵ［相］に関
連するパスリストをめる場合、まずリンク表１３からＦ
Ｕ［相］につながるＦＵ番号の８と９とを得る。次に、
バスリスト表１０の９番のエントリから７を取り出し、
同様にバスリスト表１０の８番のエントリから７を取り
出す。取り出した番号は、パスリストに設定すると共に
、順次その番号に従って、バスリスト表１０を検索する
。こうして、７番のエントリから６を取り出し、６番の
エントリから３．４．５を取り出す。最後にバスリスト
表１０の３番のエントリから２を取り出す。
連するパスリストをめる場合、まずリンク表１３からＦ
Ｕ［相］につながるＦＵ番号の８と９とを得る。次に、
バスリスト表１０の９番のエントリから７を取り出し、
同様にバスリスト表１０の８番のエントリから７を取り
出す。取り出した番号は、パスリストに設定すると共に
、順次その番号に従って、バスリスト表１０を検索する
。こうして、７番のエントリから６を取り出し、６番の
エントリから３．４．５を取り出す。最後にバスリスト
表１０の３番のエントリから２を取り出す。
結局、共通式処理における変数チェックが必要なバスが
、結果のパスリスト（ＦＵ［相］〜ＦＵ■）として得ら
れることになる。
、結果のパスリスト（ＦＵ［相］〜ＦＵ■）として得ら
れることになる。
例えば第４図（イ）図示の如く、ＦＵＯ−ＦＵ［相］間
にバスがあって、式ｒＹ）ｋＺ＋ＤＪが共通式処理対象
となっているときには、第４図（ロ）図示の如く処理す
る。ＦＵＯのパスリストをめるために、リンク表１３を
参照し、リンク表１３から１０と２のＦＵ番号を取り出
す。ところで、ＦＵＯの先行支配子はＦＵＯであり、パ
スリスト表１Ｏには既に先行支配子ＦＵ■とＦＵ［相］
間のパスリストがめられているので、それをパスリスト
表１０の１０番のエントリから取り出しパスリストに加
える。それをソーティングした結果が請求めている結果
のパスリストとなる。この結果のパスリストを共通式処
理におけるチェック対象とすればよい。
にバスがあって、式ｒＹ）ｋＺ＋ＤＪが共通式処理対象
となっているときには、第４図（ロ）図示の如く処理す
る。ＦＵＯのパスリストをめるために、リンク表１３を
参照し、リンク表１３から１０と２のＦＵ番号を取り出
す。ところで、ＦＵＯの先行支配子はＦＵＯであり、パ
スリスト表１Ｏには既に先行支配子ＦＵ■とＦＵ［相］
間のパスリストがめられているので、それをパスリスト
表１０の１０番のエントリから取り出しパスリストに加
える。それをソーティングした結果が請求めている結果
のパスリストとなる。この結果のパスリストを共通式処
理におけるチェック対象とすればよい。
なお、先行支配子がめられている場合に、次のように制
御バス解析における解析結果を再利用する処理も可能で
あるので、参考のため説明する１）バスをめるべきプロ
グラムの２点ＦＵｉ。
御バス解析における解析結果を再利用する処理も可能で
あるので、参考のため説明する１）バスをめるべきプロ
グラムの２点ＦＵｉ。
ＦＵｊを与える。ここで、２点ＦＵｉ、ＦＵｊのバスを
以下Ｐ（ｉ、ｊ ）と表すものとする。
以下Ｐ（ｉ、ｊ ）と表すものとする。
２）この２点間のバスＰ（ｉ、ｊ）が、既に解析されて
いるかどうかを調べる。もし、解析されているならば、
Ｐ（ｉ、ｊ）に対して、その結果を返す。
いるかどうかを調べる。もし、解析されているならば、
Ｐ（ｉ、ｊ）に対して、その結果を返す。
解析されていないならば、以下の処理３）から処理５）
までを行う。
までを行う。
３）終端ＦＵｊの先行支配子ＢＤｊに関して請求めるべ
きバスをＰ（ｉ、ＢＤｊ ）とＰ（ＢＤｊ、ｊ）とに分
割する。即ち、 Ｐ（ｉ、ｊ ） −Ｐ（ｉ、ＢＤｊ ）ＩＩ Ｐ（ＢＤ
ｊ、ｊ）とする。
きバスをＰ（ｉ、ＢＤｊ ）とＰ（ＢＤｊ、ｊ）とに分
割する。即ち、 Ｐ（ｉ、ｊ ） −Ｐ（ｉ、ＢＤｊ ）ＩＩ Ｐ（ＢＤ
ｊ、ｊ）とする。
４）バスＰ（ＢＤｊ、ｊ）が既に解析されているかどう
かを調べる。解析されているならば、Ｐ（ＢＤｊ、ｊ）
に対してその結果を返す。
かを調べる。解析されているならば、Ｐ（ＢＤｊ、ｊ）
に対してその結果を返す。
解析されていないならば、Ｐ（ＢＤｊ、ｊ）に関して、
以下の処理５）を実行する。
以下の処理５）を実行する。
５）バスＰ（ＢＤｊ、ｊ）の終端ＦＵｊに対するすべて
の直先行子（ある点に直接制御を渡すすべての点）ＰＣ
ｊｌ、・・・・・・ＰＣｊｎに対して、Ｐ（ＢＤｊ、ｊ
） −Ｐ（ＢＤｊ、ＰＣｊ １）ＩＩ・・・＝ｉｌ Ｐ
（ＢＤｊ、ＰＣｊｎ） ＩＩ ｊとし、それぞれのＰ（
ＢＤｊ、ＰＣｊｋ）、に＝１．２．・・・、ｎに関して
処理２）から処理５）を実行する。
の直先行子（ある点に直接制御を渡すすべての点）ＰＣ
ｊｌ、・・・・・・ＰＣｊｎに対して、Ｐ（ＢＤｊ、ｊ
） −Ｐ（ＢＤｊ、ＰＣｊ １）ＩＩ・・・＝ｉｌ Ｐ
（ＢＤｊ、ＰＣｊｎ） ＩＩ ｊとし、それぞれのＰ（
ＢＤｊ、ＰＣｊｋ）、に＝１．２．・・・、ｎに関して
処理２）から処理５）を実行する。
６）バスＰ（ｉ、ＢＤｊ ）が既に解析されているかど
うかを調べる。解析されているならば、Ｐ（ｉ、ＢＤｊ
）に対してその結果を返す。
うかを調べる。解析されているならば、Ｐ（ｉ、ＢＤｊ
）に対してその結果を返す。
解析されていないならば、Ｐ（ｉ、ＢＤｊ ）に関して
、処理２）から処理５）を実行する。
、処理２）から処理５）を実行する。
以上説明した如く、本発明によれば、例えばコンパイラ
の最適化処理において、共通式となるかどうかを判断す
るときに、その対象となる式の存在する点の間を通るす
べての制御バスを高速にめることが可能になり、コンパ
イル処理時間を短縮することが可能になる。もちろん、
本発明はコンパイラにおける共通式処理に限らず、例え
ばプログラムのデバッグにおける制御バスの抽出処理な
どにも広く応用が可能である。
の最適化処理において、共通式となるかどうかを判断す
るときに、その対象となる式の存在する点の間を通るす
べての制御バスを高速にめることが可能になり、コンパ
イル処理時間を短縮することが可能になる。もちろん、
本発明はコンパイラにおける共通式処理に限らず、例え
ばプログラムのデバッグにおける制御バスの抽出処理な
どにも広く応用が可能である。
第１図は本発明の一実施例構成、第２図は本発明の処理
概念を説明するための図、第３図および第４図は本発明
による具体的な処理例を説明するための図、第５図は従
来技術の背景を説明するための図を示す。 図中、４は共通式検出部、５は先行支配子決定部、６は
区間分割部、７はバスリスト生成部、８は最適化処理部
、９はオブジェクト展開部、１０はパスリスト表、１１
はバスリスト管理表、１２はバスリストページ、１３は
リンク表を表す。 特許出願人 富士通株式会社 代理人弁理士 長谷用 文廣（外１名）２′３ｍ 才４図 （イ） 口徹賛 （ハ）
概念を説明するための図、第３図および第４図は本発明
による具体的な処理例を説明するための図、第５図は従
来技術の背景を説明するための図を示す。 図中、４は共通式検出部、５は先行支配子決定部、６は
区間分割部、７はバスリスト生成部、８は最適化処理部
、９はオブジェクト展開部、１０はパスリスト表、１１
はバスリスト管理表、１２はバスリストページ、１３は
リンク表を表す。 特許出願人 富士通株式会社 代理人弁理士 長谷用 文廣（外１名）２′３ｍ 才４図 （イ） 口徹賛 （ハ）
Claims (1)
- データ処理装置が実行するプログラムの制御バスを与え
られた２点間に対してめる制御パス解析処理方式におい
て、上記２点間における部分区間について既にめられて
いる制御バスのリストからなるバスリストを記憶するバ
スリスト記憶手段と、着目点に至るまでに必ず通過する
点の中で最も近い点である先行支配子をめるときに当該
着目点までの上記バスリストをめ上記バスリスト記憶手
段に格納する先行支配予決定手段と、上記制御バスをめ
る２点間を上記先行支配子に基づいて分割する分割手段
と、該分割手段によって分割された区間に対応する上記
パスリスト記ｉｔ手段に記憶されているバスリストを取
り出し新たにめるべきバスリストの生成に用いるバスリ
スト生成手段とを備えたことを特徴とする制御パス解析
処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10902984A JPS60252953A (ja) | 1984-05-29 | 1984-05-29 | 制御パス解析処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10902984A JPS60252953A (ja) | 1984-05-29 | 1984-05-29 | 制御パス解析処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60252953A true JPS60252953A (ja) | 1985-12-13 |
Family
ID=14499797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10902984A Pending JPS60252953A (ja) | 1984-05-29 | 1984-05-29 | 制御パス解析処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60252953A (ja) |
-
1984
- 1984-05-29 JP JP10902984A patent/JPS60252953A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101979329B1 (ko) | 바이너리의 취약점을 유발하는 입력데이터 위치 추적 방법 및 그 장치 | |
| US5327568A (en) | Apparatus for supporting graphic data driven program development and for displaying instruction execution results superimposed on the graphic program | |
| US20090249307A1 (en) | Program analysis apparatus, program analysis method, and program storage medium | |
| JP2001522084A (ja) | 機械語記述からｉｓａシミュレータとアセンブラを生成する方法 | |
| EP3570173B1 (en) | Equivalence verification apparatus and equivalence verification program | |
| JP5169322B2 (ja) | 変数最適化装置、変数最適化プログラム、コンパイラ、変数最適化方法、及びコンパイル方法 | |
| JP5163172B2 (ja) | ソフトウェアテスト項目編集支援装置およびソフトウェアテスト項目編集支援方法 | |
| JPS60252953A (ja) | 制御パス解析処理方式 | |
| JPWO2019142266A1 (ja) | テストケース生成装置、テストケース生成方法およびテストケース生成プログラム | |
| JP2015001825A (ja) | テストスケジュール決定装置、プログラム | |
| CN112463607A (zh) | 一种判定语句取值的确认方法、装置及存储介质 | |
| CN117313092A (zh) | 一种代码污点检测的方法、装置、设备及介质 | |
| JPH0887417A (ja) | コンパイラ装置 | |
| JPH07234793A (ja) | 条件分岐最適化装置 | |
| JPH09101880A (ja) | プログラム分析装置 | |
| JPH0793144A (ja) | プログラム解析装置 | |
| JPH04273533A (ja) | 翻訳プログラムの手続きインライン展開方式 | |
| JP3011115B2 (ja) | デバッグシステム | |
| JP2868127B2 (ja) | 字句解析における空白読み飛ばし装置 | |
| JPH0363838A (ja) | ソフトウェアプログラムの検査方法 | |
| JP7059827B2 (ja) | ソースコード生成装置 | |
| JP3900223B2 (ja) | 変数影響解析装置及び変数影響解析方法 | |
| JPH01237737A (ja) | フラグ識別支援方式 | |
| CN120407394A (zh) | 一种测试用例的生成方法、装置、计算机设备及存储介质 | |
| JPH05334466A (ja) | 演算器・記憶装置・データ転送装置共有可能性判定装置 |