JPS60254094A

JPS60254094A - 自動演奏装置

Info

Publication number: JPS60254094A
Application number: JP59110123A
Authority: JP
Inventors: 誠金子; 進河島
Original assignee: Nippon Gakki Co Ltd
Current assignee: Nippon Gakki Co Ltd
Priority date: 1984-05-30
Filing date: 1984-05-30
Publication date: 1985-12-14
Also published as: JPH0436396B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、教習用および鑑賞用として好適な自動演奏
装置に関する。

〔従来技術〕

み出して自動演奏を行ったり、あるいは練習者に対して
鍵盤の押鍵位置を指示するようにした自動演奏装置が賞
用されている。

〔発明が解決しようとする問題点〕

ところで、この種の自動演奏装置において、メロディと
オブリガードの両パートを演奏する場合、一方のパート
演奏中に他方のパートが長体止すなわち数小節以上にも
渡る休止状態に入ることがあり、このような場合、従来
の自動演奏装置は、楽譜データとして各小節毎に全休符
を記録していた。

従って、前奏、間奏など多小節に渡る部分では、一方の
ハートに多数の休符データが並んでいたずらにデータ量
が増加し、容量の限られた記憶素子を有効に活用しきれ
ないという問題があった。

本発明は、この問題点を解決しようとするものである。

〔問題点を解決するための手段５上記問題点を解決するために、この発明は、メロディパ
ート（以下Ｍパートという）およびオブリガードパート
（以下Ｏパートという）、各パートの長体止開始箇所と
、前記長体止の一了点に対応する相手側パートの該当箇
所とに７ラグを挿入し、このフラグによって次に演奏す
るパートラ決定する構成としたことを特徴とする。

〔作用〕

このような構成によれば、長体止の開始点および終了点
がフラグによって判別されるとともに、このフラグによ
って次に演奏すべきパートが指定されるので、長体止に
対応する休符データが不要となり、記憶素子の容−１ｔ
’に有効に活用することができる。

〔実施例〕

以下、ス面を参照して本発明の詳細な説明する。

第１図は、本発明の一実施例による自動演奏装置の全体
構成を示すブロック図である。この図において、符号ｌ
は複数（例えば８曲）の楽曲の楽噌デば７を、各曲毎に
パート別に記録する曲データメモリであり、ＲＯＭパッ
ク等大容量で小型の記憶素子からなっている。曲データ
メモリ１から読み出された楽譜データは、音高および音
長ラッチ回路２へ供給され、音高、音長データ別に、ま
たＭバート、０パート別にラッチされる。ラッチされた
音長データは、比較回路３の第１入力端に供給され、こ
こで、第２入力端に供給されているテンポカウンタ４の
出力と比較され、テンポカウンタ４が音長データによっ
て指定された時間全力ウン、トシた時に、比較回路３か
ら一致信号ＥＱが出力され、この信号ＥＱが読出し制御
回路５へ供給される。読出し制御回路５は、前記一致信
号ＥＱによって曲データメモリ１の読出しアドレスをイ
ンクリメントし、次の音高、音長データを読み出す。こ
うして、曲データメモリ１内の音高、音長データが逐次
読み出され、これらが音高および音長ラッチ回路２にラ
ッチされる。

なお、上記構成要素１〜５およびスタートスイッチ６の
詳細については後述する。

次に、音高および音長ラッチ回路２にラッチされた音高
データのうち、０バートの音高データＯＫＣは、楽音形
成回路７へ直接供給される一方、Ｍパートの音高データ
Ｍ　Ｋ　Ｃは、セレクタ８を介して楽音形成回路７へ供
給される。ここで、セレクタ８Ｉｉ、前記Ｍパートの音
高データＭＫＣと、鍵盤９から供給された音高データＫ
Ｃとを切替選択するもので、前者がへ入方端に、後者が
Ｂ人カ端に供給され、セレクト端ＳＡに接続された自動
／鍵盤切替スイッチ１ｏがオンのときにＭパートの音高
データＭＣＫが選択される一方、オフのときには鍵盤９
からの音高データＫｃが選択はれ、選択はれた音高デー
タが前記楽音形成回路７へ供給される。

楽音形成回路７は、供給された音高データに対応する音
高（周波数）の楽音信号を生成出方する回路であり、出
力された楽音信号は、スピーカ１１から楽音となって出
力される。

タイミング信号形成回路１２は、基本クロッフグ（周期
Ｔ／２１−分周して、周期ＴのクロッフグＡ、〆Ｂ（＠
４図参照）およびテンポクロックＴＣＬｔ−形成するも
ので、テンポクロックＴＣＬは後述のスタート信号ＳＴ
２によって発生コントロールを受けている。

次に、ｆＦ、２図を参照して上記構成要素１〜６につい
て詳述する。

まず、曲データメモリｌには、第５図（ロ）に例示する
様な楽譜データが格納されているが、これは−同図（イ
）に示す楽曲に対応するものである。同図（イ）に訃い
て、ＭパートおよびＯパートのうち、いずれか一方のパ
ートが長体止になっている区間に基づいて、各バー）１
一区間Ｂ　−’−ｇに分割すると、Ｍパートは区間ａ、
ｅおよびｇで長体止、他の区間で演奏がなされ、０バー
トは区間すおよびｄで長体止、他の区間で演奏がなされ
る。

そして、上記楽曲の楽譜データは同図（ロ）に示すよう
に、パート別に、また、前記区間Ｂｘ、ｇに対応して曲
データメモリ１内の所定エリア１３に格納ばれている。

すなわち、ＭパートおよびＯパートの各格納エリアの先
頭アドレスを指定するバイ）１４ａ、１４ｂの後に設け
られたＭパートエリア１５には、まず区間すに対応する
エリア１５ｂが設けられ、区間すの音高、音長データが
順次記録され、このエリア１’５ｂの最後には、一定の
ビットパターンからなるＭＯマークと、０７う外１（“
１″）と、λｆ７ラグＦ２（“１″）とが設けられてい
る。前記ＭＯマークは、ここで区間すが終了することを
示す一方、フラグＦｌ、Ｆ２は次の区間ＣでＯパート、
Ｍバートが演奏されるか否かを示すもので、“１″のと
きに演奏、“０″のときに長体止となる。今の場合、フ
ラグＦｌ、Ｆ２ともに“１″−であるから、次の区間Ｃ
では、０゜Ｍ両パートが演奏されることを示している。

エリア１５ｂに続いて、区間Ｃの音高、音長データおよ
びＭＯマークと７ラグＦｌ、Ｆ２が格納されたエリア１
５ａが設けられ、以下、同様に区間ｄ。

ｆの音高、音長データおよびＭＯマークと７ラグＦｌ、
Ｆ２が格納されたエリア１５ｄ、１５ｆが設けられてい
る。こうして、Ｍパートエリア１５は・Ｍパートが演奏
される区間す、Ｑ、ｄおよびｆの各音高、音長データ、
区間の区切シラ示すＭＯマークおよび次の区間で演奏さ
れるパート’を示すフラグＦｌ、Ｆ２からなるエリア１
５ｂ、１５偽１５ｄおよび１５ｆから構成されている。

また、Ｍバートエリア１５に後続するＯパートエリア１
６も区間ａｅ　ｂｓ　ｅ、ｆ＋　ｇの各Ｏパート演奏区
間に対応して、上記と同様に形成されたエリア１６　ａ
、　１６　ｃ、　１６　ｅ、　１６　ｆおよび１６ｇか
ら構成される。ただし、エリア１６ｇは曲の最後になる
ので、その最終部分にはＭＯマークと０９Ｍフラフラグ
、Ｆ２の代りにエンドマークが誉き込まれている。

また、音高、音長データとそれ以外のデータ（制御デー
タ）とを識別するために各音高、音長データの最初のビ
ットは０″にセットこれ、それ以外のデータの最初のビ
ットは“１”にセットされている。

そして、曲データメモリ１内には、このようなエリア１
３が一曲毎に設けられ、例えばアドレスデータの上位３
ビツトでエリア１３′ｔ−指定し、下位１３ビツトでエ
リア１３内の各番地全指定するようになっている。

次に、再び第２図に戻り、音高および音長ラッチ回路２
について説明する。曲データメモリ１から読み出された
各データは、デコーダ２１０入力端へ供給されるととも
に、音高データが０（オブリガード）音高ラッチ回路２
２とＭ（メロディ）音高ラッチ回路２３の各入力端へ、
音長データがゲート回路２４全介してｍ入力２ビツトの
シフトレジスタ２５０入力端へそれぞれ供給される。こ
こで前記ｍは音長データのビット数である。また、０７
ラグＦ１、ＭフラグＦ２はセレクタ２６の一方の入力端
ＡＩ、Ａ２へ供給され、他の入力端Ｂｌ。

Ｂ２に印加されている信号“１”、６０″と切替えられ
るようになっている。すなわち、セレクタ２６のセレク
ト端ＳＨに供給されるスタート信号５Ｔ２（後述）が“
１″のときには、入力端Ｂ　１゜Ｂ２側の信号“１１１
１％０Ｉｌｌが出“刃端Ｑｌ、Ｑ２から出力され、前記
信号ＳＴ２が“０′″のときには、入力端Ａ　１　、　
Ａ　２側の信号が出力される。例えば、次の区間におい
てＭバートのみが演奏されるときは、ＯフラグＦｌが“
０′、ＭフラグＦ２が“１″となるから、セレクタ２６
の出力端Ｑ１゜Ｑ２からは“０″、４１″信号が出力さ
れ、これらがラッチ回路２７にラッチされる。

さて、前記デコーダ２．１Ｆｉ、曲データメモリ１から
読み出されたデータが音高、音長データのときには信号
Ｎ０ＴＥｔ−出力し、エンドマークのときには信号ＥＮ
ＩＩ、０ＭマークとフラグＦｌ。

Ｆ２のときには信号ＦＬＡＧを各々出力する。そして、
信号ＦＬＡＧはオアゲート２８を介してラッチ回路２７
のクロック端に供給され、そのときの７ラグＦｌ、Ｆ２
Ｑラッチする。なお、演奏スタート時には、オアゲート
２８を介して供給されるスタート信号ＳＴ２によって、
ラッチ回路２７には“１″、“０″がラッチされ、Ｏパ
ート（前奏曲）が演奏されるようになっている。

ラッチ回路２７にラッチされたＯフラグＦ１、Ｍフラグ
Ｆ２は、アンドグー）３’０．３１の各第１入力端へ供
給される。これらのアンドゲート３ｏ。

３１およびアンドゲート３２，３３は、フラグＦ１゜Ｆ
２の指示とクロックｎＡ、ｐＢとによって演奏するハー
トの音高データのみをラッチするためのもので、Ｏフラ
グＦ１＝“１″がラッチされたときには、クロック９６
ＢによってＯバートの音高データが読み出これる度に、
アンドゲート３２から０音高ラッチ回路２２のクロック
端に゛１″信号が供給４されて、Ｏパートの音高データ
がラッチされ、これが音高データＱＫＣとして第１図の
楽音形成回路７へ供給される。一方、ＭフラグＦ２＝“
１″がラッチされたときには、クロックｍＡによってＭ
パートの音高データが読み出される度に、これがＭ音高
ラッチ回路２３ヘセッ）−Ａ九、Ｍ音高データＭＫＣと
し１ｆ１麟Ｉ／＃８へ供給はれる。

次に、オアゲート３４寂よびアンドゲート３５は、ゲー
ト回路２４とともに、演奏に必要な音長データのみを選
択するもので、曲データメモリｌから演奏パートの音長
データが出力はれたときのみアンドゲート３５が”１”
となシ、ゲート回路２４が開かれる。そして、シフトレ
ジスタ２５の入力側レジスタ２５＆と出力側レジスタ２
５ｔ）とには、０パートとＭバートの音長データが、基
本クロックｙの周期Ｔ／２毎に交互にセットされ、出力
側レジスタ２５ｂの出力が比較回路３へ供給される。な
お上記アンドゲート３５の出力が°“０″のとき、すな
わち、曲データメモリ１から読み出されたデータが演奏
これてぃないパートの音高、音長データの場合や、フラ
グＦｌ、Ｆ２等の制御データの場合は、ゲート回路２４
が閉じるので、入力側レジスタ２５ａには「ｏ」がセッ
トされる。

次に、テンポカウンタ４は、第１図のタイミング信号形
成回路１２から出力されるテンポクロックＴＣＬ’ｅカ
ウントするもので、このテンポクロックＴＣＬは最も短
す音長データ（例えば６２分音符）の長さを周期とする
パルスである。

さて、テンポクロックＴＣＬは、微分回路４１で立上シ
微分され、クロックンＡの１周期分の長さＴにされた後
、アンドゲート４２を介してｍビットの加算回路４３の
入力端へ供給される。このアンドゲート４２は、オアゲ
ート３４″の出力によって開閉するもので、０パット演
奏時にはクロックＯＢのとき、八（パート演奏時にはク
ロックｍＡのときに開かれ、開かれたときにテンポクロ
ックＴＣＬが印加されると、ｍ入出力２ビツトのシフト
レジスタ４６の出力側レジスタ４６ｂの出力に１加算こ
れた値が加算回路４３から出力享れ、ゲート回路４５を
介してシフトレジスタ４６の入力側レジスタ４６ａの入
力端へ供給される。そして、次のクロックンで入力側レ
ジスタ４６ａの内容が出力側レジスタ４６ｂヘシフトき
れるとともに、前記１加算ぜれた値が入力側レジスタ４
６ａヘセツトこれる。また、出力側レジスタ４６ｂの出
力が比較回路３の第２入力端へ供給ばれ、シフトレジス
タ２５の出力側レジスタ２５ｂから供給きれる音長デー
タと比較され、これらが一致したときに一致信号ＥＱが
出力される。ただし、比較データがともに「０」のとき
には、一致信号ＥＱは出力されないようになっている。

前記ゲート回路４５は、ノアゲート４７の作用により、
スタート信号ＳＴ２または一致信号ＥＱが供給されたと
きに閉じ、これによって入力側レジスタ４５ａＫｒＤＪ
がセットされるようになっている。この場合、スタート
信号ＳＴ２は基本クロックンの２周期分（時間Ｔ）の幅
を有し、一致信号ＥＱはＴ／２の幅となっているため、
スタート信号ＳＴ２のときにはレジスタ４５ａ、４５ｂ
が順次「０」となり、一致信号ＥＱのときには入力側レ
ジスタ４６＆のみがクリアされる。

次に、読出し制御回路５は、曲データメモリ１のアドレ
ス指定を行い、音高、音長データ等の読出し全逐次制御
するものである。まず、演奏開始時に、第１図に示す鍵
盤９の所定の鍵を押して、演奏はせたい曲目を指定する
と、鍵盤９から出力されたデータＫＣがラッチ回路５１
にラッチはれるとともにオアゲート５２に供給される。

そして、ラッチ回路５１の出力がコード変換回路５３で
コード変換され、この出力がアドレスデータの上位３ビ
ツトとなって曲データメモリ１のアドレス端Ａへ供給さ
れ、各楽曲に対応して設けられたエリア１３・・・（第
３図）の中から、演奏すべき楽曲に対応するエリア１３
が選択される。

一方、前記鍵と同時に、スタートスイッチ６が押下けら
れると、データＫＣのいずれかのビットが“１″である
ために、オアゲート５２の出力が１″となり、アンドゲ
ート５４からスタート信号ＳＴｏが出力され、これがＳ
Ｒフリップフロップ（以下ＦＦとｂう）５５のセット端
ＳＫ供給されるとともに微分回路５６の入力端へ供給さ
れる。

これによって、Ｆ、Ｆ５５を介して曲データメモリ１が
読み出し可能となるとともに、微分回路５６からはクロ
ックＩ％Ａの１周期分（すなわち基本クロック戸の２周
期分）Ｔの幅のスタート信号ＳＴＩが出力される。そし
てスタート信号ＳＴＩは、２ピツトのシフトレジスタ５
７によって前記時間Ｔずつ遅延され、スタート信号ＳＴ
２．ＳＴ３が順次形成される（第４図参照）。

感て、上記スタート信号ＳＴ２は、アンドゲート５８に
おいてクロッフグＢと論理積をとられ、これがオアゲー
ト５９を介してｎビット（ｎは下位アドレスのビット数
）の加算回路６ｏの入力端へ供給される。これによって
加算回路６ｏの出力端からは、入力に１加算されたデー
タが出力され、コレカセレクタ６１のＢ入力端へ供給さ
れる。このセレクタ６１は、スタートの際、セレクト端
ＳＡにスタート信号ＳＴ３が印加されている間のみへ入
力端側に切替わり、エリア１３の先頭部分に格納された
八（パートエリア１５およびＯパートエリア１６の先頭
アドレス１５ｐお′よび１６ｐｆゲ一ト回路６２へ順次
供給する。一方、上記以外のときにはセレクタ６１は、
前記Ｂ入力端へ供給されたデータを選択し、これをゲー
ト回路６２へ供給する。このゲート回路６２は、インバ
ータ６４を介して供給されるスタート信号ＳＴＩによっ
て閉となり、時間Ｔの間、シフトレジスタ６３へｒＯＪ
を供給してこれをクリアする一方、他のときには供給さ
れた信号をそのままシフトレジスタ６３へ送る。

シフトレジスタ６３は、ｎ入力２ビツトのシフトレジス
タで、入力側レジスタ６３ａにはゲート回路６２の出力
が供給され、出方側レジスタ６３ｂの出力は、加算回路
６ｏの入力端と曲データメモリ１のアドレス端Ａとに供
給でれている。こうして、構成要素６０〜６３がループ
を形成し、一致信号ＥＱをカウントする。すなわち、オ
アゲート５９には、オアゲート６５を介して一致信号Ｅ
Ｑが供給されるとともに、微分回路６６とオアゲートＪ
５５を介してＥＬＡＧ信号の立上り部が供給され、これ
らの信号が供給される度に加算回路６゜は出力側レジス
タ６３ｂの内容に１加算したデータを入力側レジスタ６
３ａに供給し、これがクロッフグによって、レジスタ６
３ａにセットされる。

このとき同時にレジスタ６３ａの内容が出力側レジスタ
６３ｂにシフトされる。ここで、上記一致信号ＥＱおよ
び微分回路６６の出力はともに基本クロック１周期分（
すなわちＴ／２）の幅のパルスであるため、シフトレジ
スタ６３のうち、出方側レジスタ６３ｂの内容のみが１
アツプされて入力１則レジスタ６３ａにセットされ、レ
ジスタ６３ａの内容はそのままレジスタ６３ｂにシフト
これる。

こうして、シフトレジスタ６３の内容は別異となり、こ
れによってＭバートエリア１５とＯパートエリア１６の
アドレス全交互に、かつ独立に指定することが可能とな
る。

〔本実施例の動作〕

次に、第４図のタイムチャートを参照して、本実施例の
動作を説明する。

まず、タイミング信号形成回路１２は、第４図（イ）に
示す基本クロッフグ（周期Ｔ／２　）′ｆｔ分周して周
期がＴで位相が逆のクロツクメＡ、ｇＢｗ出力する。な
お、テンポクロックＴＣＬはスタート信号ＳＴ２によっ
て、その発生を開始する。

今、演奏者が曲目全選択するために、鍵盤９の所定の健
全押下げると、これがラッチ回路５１にラッチされ、上
位アドレスが決定ばれて、前記曲目の楽譜データが格納
されているエリア１３が選択される。次に、前記鍵を押
したまま、スタートスイッチ６を押下げると、５ＲＦＦ
５５がセットされ、曲データメモリｌが読み出し可能に
なるとともに、クロックｍＡと立上シ点を共通にする、
時間幅Ｔのスタート信号ＳＴＩ〜ＳＴ３が順次出力され
る（第４図参照）。そして、スタート信号ＳＴＩが“１
″信号の間、ゲート回路６２が閉じられ、シフトレジス
タ６３がクリアされる。次に、スタート信号ＳＴ２が“
１″信号になると、クロックｙＡのときは、出力側レジ
スタ６３ｂの値がそのまま入力側レジスタ６３ａに帰還
されてレジスタ６３＆に「０」がセットされ、クロック
ｍＢのときには、アンドゲート５８、オアゲート５９、
加算回路６０によって、出力側レジスタ６３ｂの値に１
加算されて入力側レジスタ６３＆に「１」がセットされ
る。また、セレクタ２６は、Ｂ入力側に切替えられ、ラ
ッチ回路２７に“１”／“０″がラッチされ、０パート
の演奏が指定される。さらに、ノアゲート４７を介して
ゲート回路４５が閉じられ、シフトレジスタ４６がクリ
アされる。

次に、スタート信号ＳＴ３が“１″になると、セレクタ
６１がへ入力側に切替えられ、クロックｆＩＳＡのとき
には、出力側レジスタ６３ｂの値「０」によって、エリ
ア１３の先頭アドレス１４ａの内容、すなわちＭパート
エリア１５の先頭アドレス１５ｐが入力側レジスタ６３
ａにセットされるとともに、出力側レジスタ６３ｂには
入力側レジスタ５３ａから「１」がシフトされ、エリア
１３の次のアドレス１４ｂが指定される。そして、次の
クロックｙ５Ｂによって、前記アドレス１４ｔ）の内容
、すなわちＯパートエリア１６の先頭アドレス１６ｐが
入力（１１ｔｌレジスタ６３＆にセットされるとともに
、出力側レジスタ６３ｂには、前記先ｙｉｊアドレス１
５１がセットされる。この間他のシフトレジスタ２５，
４６はいずれも「０」に保たれる。この結果、スタート
信号ＳＴ３終了時には、シフトレジスタ６３には１６ｐ
・１５ｐがセットされ、他のシフトレジスタ２５．４６
には「０」　・　「０」がセットされる。

次に、スタート信号ＳＴ３の次のクロックｙ３Ａが発生
すると、Ｍバートエリア１５の先頭アドレス１５ｐから
音高、音長データが読み出され、デコーダ２１から信号
Ｎ０ＴＥが出力される。この場合、ラッチ回′４２７が
“１”／“０″となっているため、アンドゲート３０，
３１はいずれも閉じた笠まであり、オアゲート３４アン
ドゲート３５の出力はいずれも“０″であるから、ゲー
ト回路２４も閉じ、シフトレジスタ２５の入力側レジス
タ２５ａ［ｒＯＪがセットされる。また、アンドゲート
３３も閉じたままなので、Ｍ音高ラッチ回路２３に音高
データがラッチされない。一方、テンポカウンタ４にお
いては、アンドゲート４２が閉じているので加算が行わ
れず、シフトレジスタ４６は「０」・　「０」に保たれ
る。また、アドレス指定用のシフトレジスタ６３は、入
力側と出力側が逆転し、ｉｓｐ、’１ｓｐとなる。

次のクロックｙ５Ｂが発生すると、今度は、Ｏパートエ
リア１６の先頭アドレス１６ｐから、音長、音高データ
が読み出され、デコーダ２１から信号Ｎ０ＴＥが出力さ
れる。この場合、ラッチ回路２７が“１″／“０″とな
っているため、アントゲ−）３０，３２、オアゲート３
４、アンドゲート３５から“１″信号が出力され、Ｏ音
高ラッチ回路２２に音高データがセットこれるとともに
、ゲート回路２４が開いてシフトレジスタ２５０入力側
レジスタ２５ａに音長データがセットされる。また、テ
ンポカウンタ４のアンドゲート４２が開き、テンポクロ
ックＴＣＬのカウント準備が行われる。

一方、シフトレジスタ６３Ｆｉ、再び入力側と出力側が
逆転し、１６ｐ−１５ｐと一ケる。

こうして、クロックｆｋ、ｙ５Ｂが発生する度に上記と
同様の動作が繰返され、０音高ラッチ回路２２から楽音
形成回路７に音高データＯＫ　Ｃが供給され、この音高
の楽音がスピーカ１１から出力される。

やがて、最初のテンポクロック’ｌ’　ＣＬが発生する
と、クロツクグロのときにアンドゲート４２が開き、加
算回路４３でシフトレジスタ４６の出力側レジスタ４６
ｂの内容「Ｏ」に１７１１Ｉ算され、入力側レジスタ４
６ａに「１」がセットされてシフトレジスタ４６が「１
」・　「０」となる。以後、テンポクロックＴＣＬが米
る度に、クロックｙ５Ｂのときにアップカウントされ、
シフトレジスタ４６が「２」・　ｒｏ」、ｒろ」・　「
０」・・・となり、これがクロック１７５人のときに出
力側レジスタ４６ｂにシフトされて比較回路３に供給さ
れる。そして、比較回路３でシフトレジスタ２５から供
給された音長データと比較され、両者が一致すると一致
信号ＥＱが出力され、これがノアゲート４７を介してゲ
ート回路４５を閉じるとともに、オアゲート６５．５９
を介して加算回路６０へ供給される。

これによって、次のクロックｙ５Ｂが発生すると、レジ
スタ４６が「０」・　「０」にクリアされるとともに、
シフトレジスタ６３の入力側レジスタ６３ａにアドレス
１６ｐ＋Ｉがセットされる。こうして、次のりｑツクｕ
Ｂからは、０パートエリア１６の第２番目の音高、音長
データによって演奏が行われる。

以下、同様の動作が繰返され、エリア１６ａの音高、音
長データが順次読み出されてＯパートのａ部分（第３図
（イ）参照）が自動演奏される。そして、エリア１６＆
の最後にあるＭＯマークと７ラグＦｌ、Ｆ２（“Ｏ”、
”１’）が読み出されると、デコーダ２１から信号ＦＬ
ＡＧが出力でれ、オアゲート２８を介してラッチ回路２
７に供給されるとともに、微分回路６６、オアゲート６
５゜５９を介して加算回路６０に供給される。この結果
、ラッチ回路２７には“０″／“１″がセットされ、Ｍ
パートカ演奏が指定されるとともに、０ハートエリア１
６のアドレスが１アツプされて、これがシフトレジスタ
６３の入力側レジスタ６３＆にセットされる。

そして、Ｍパートエリア１５の最初のエリア１５ｂから
順次音高、音長データが読み出きれ、Ｍパートのｂの部
分の自動演奏が行われる。なお、エリア１５ｂが読み出
されているときには、０バートエリア１６のアドレスは
、エリア１６ｏの先頭アドレスの所にとどまっている。

これは、すでに述べたように、Ｍバート演奏中はシフト
レジスタ６３の一方のみ、すなわちＭバートエリア１５
のアドレスのみが加算すれるからである。

ばて、Ｍパートのｂの部分の演奏が終了すると、エリア
１５ｂの最終アドレスからＭＯ÷−りと７ラグＦｌ、Ｆ
２（“１″、４１″）が纜み出ブれる。これによって、
デコーダ２１がら信号ＦＬＡＧが出力され、上と同様に
して、ラッチ回路２７に１″／“１″がセット寧れ、０
パートおよびＭパートの演奏が指定されるとともに、λ
丁パートエリア１６のアドレスが１アツプされ、これが
クロックｇＡのときにシフトレジスタ６３の入力側レジ
スタ６３ａにセットはれる。こうして、ｂ区間終了時に
は、ラッチ回路２７が°゛１”／“１″にセットされる
とともに、シフトレジスタ６３にはエリア１５ｃと１６
ｃの各先頭アドレスがセットされる。この結果、次の区
間Ｃにおいては、０パートおよびＭパートの双方が演奏
される。

さらに詳述すると、上部クロックｇＡ、Ｋｇいて、クロ
ックｙ５Ｂが発生すると、０パートのエリア１６ａの先
頭アドレスから音闘、音長データが読み出され、デコー
ダ２１がら信号Ｎ０ＴＥが出方される。この場合、ラッ
チ回路２７が°“１″／“１”となって込るため、クロ
ックＯＢによってアンドゲート３０が開き、アンドゲー
ト３２、オアゲート３４、アンドゲート３５から“１″
イｇ号が出力され、Ｏ音高ラッチ回路２２に音高データ
がセットされる。また、ゲート回路２４が開いてシフト
レジスタ２５の入力側レジスタ２５１Ｌに晋侵データが
セットされる。ζらに、テンポカウンタ４のアンドゲー
ト４２が開き、テンポクロック’ｒ　ＣＬの受け入れ態
勢となる。一方、シフトレジスタ６３は、入力側が逆転
し、エリア１６ｃの先頭アドレス・エリア１５ｃの先頭
アドレスとなる。

次に、りしツク〆Ａが発生すると、今度は〜ｒパートの
エリア１５ｃの先頭アドレスから音高、音長データが読
み出され、デコーダ２１から再び信号Ｎ０ＴＥが出力ば
れる。この場合、ラッチ回路２７が１″／“１″となっ
ているため、クロック９”５　Ａ　Ｋよってアンドゲー
ト３１が開き、アンドゲート３３、オアゲート３４、ア
ンドゲート３５から“１″信号が出力される。この結果
、Ｍ音高ラッチ回路２３に音高データがセットされると
ともに、ゲート回路２４が開いてシフトレジスタ２５の
入力側レジスタ２５１Ｌに音長データがセットされる（
このとき、Ｏパート側の音長データは出力側レジスタ２
５ｂにセットされる）。また、テンポカウンタ４のアン
ドゲート４２が開き、テンポクロックＴＣＬの受け入れ
態勢となる。一方、シフトレジスタ６３は、入力側と出
力側が再び逆転し、エリア１５０の先頭アドレス・エリ
ア１６ａの先頭アドレスとなる。

こうして、クロックｍＡ、ｇｉ３が発生する度に上記と
同様の動作が繰返され、０音高ラッチ回路２２、Ｍ音高
ラッチ回路２３から楽音形成回路７に音高データＯＫＣ
，ＭＫＣが供給ぢれ、この音高の楽音がスピーカ１１か
ら出力される。

次に、テンポクロックＴＣＬが発生すると、クロック戸
Ｂ、ｓＡのときにアンドゲート４２が開き、加算回路４
３でシフトレジスタ４６の出１＋１ルジスタ４６ｂの内
存「０」に１加算され、入力側レジスタ４６に「１」が
セットされる。この場合、微分回路４１の出力は、基本
クロック戸の２周期分であるから、シフトレジスタ４６
は１′１」　・「１」となる。以後、テンポクロックＴ
ＣＬが来る度に、クロックｐＢ、ＳＡのときにアップカ
ウントされ、シフトレジスタ４６が「２」　・　「２ｊ
「６」・「６」・・・となる。そして、比較回路３でシ
フトレジスタ２５から供給された音長データと比較され
、両者が一致したときに一致信号ＥＱが出力される。こ
の場合、アドレス用のシフトレジスタ６３の出力側レジ
スタ６３ｂ［Ｏバート側のアドレスが入ったときにはＯ
バート側の一致信号ＥＱが、Ｍパート側のアドレスが入
ったときにＭバート側の一致信号ＥＱが出力され、一致
信号仄の幅が基本クロックｙの１周期分であるから、一
致した方のハートのアドレスのみが１アツプされてシフ
トレジスタ６３の入力側レジスタ６３ａにセットされる
。また、一致しなかったパートはそのままカウントを継
続する。こうして、一致信号ＥＱによって、エリア１５
ｃ、１６ｃのアドレス（イ）に示す各部の演奏がなこれ
、最後の区間ｇの演奏が終ると、エンドマークが読み出
される。これによってデコーダ２１は、ＥＮＤ信号全出
力し、これがＦＦ５５−ｉリセットして曲データメモリ
１の読み出しが禁止され、演奏を終了する。

なお、上記実施例は、メロディとオプリガードと金側に
とって述べたが、これに限られず、２系列の楽音、例え
ばメロディと和音、あるいはベース音と和音等にも同様
に適用することができる。

〔発明の効果〕

以上説明したように、この発明は、ＭパートおよびＯバ
ートの各長体止開始箇所と、この長体止の終了点に対応
する相手側パートの該当箇所とに７ラグを挿入し、この
フラグによって次に演奏するパートを決定するようにし
たので、長体止に対応する休止データが不要となり、楽
Ｊ＃データの量全減らすことができる。この結果、記憶
素子の容量全有効に活用できる利点が得られる。

【図面の簡単な説明】

′Ｊ、１図は、本発明の一実施例による自動演奏装置の
構成全示すブロック図、第２図は同実施例の要部の構成
を示すブロック図、第３図（イ）は楽曲のハート別演奏
区間の一例を示す概念図、同図（ロ）は曲データメモリ
１に格納された楽譜データの一例を示す概念図、第４図
は上記実施例の動作の一部を示す波形図である。１・・・・・曲データメモリ（記憶手段）、２・・・・
・音高および音長ラッチ回路（ラッチ手段）、３・・・
・・比較回路、４・・・・・テンポカウンタ、５・・・
・・読出し制御回路、Ｆｌ、Ｆ２・・・・・フラグ。

Claims

【特許請求の範囲】

第１および第２の演奏パートの音高データおよび音長デ
ータを格納する記憶手段と、前記記憶手段から読み出さ
れた音高データおよび音長データをラッチするラッチ手
段と、前記音長データの指定する時間をカウントするテ
ンポカウンタと、このテンポカウンタの出力に基づいて
前記記憶手段から読み出すべきデータのアドレスを逐次
指定する読出し制御回路とを具備してなる自動演奏装置
において、前記各パートの長体止開始箇所と、前記長体
止の終了点に対応する相手側パートの該当箇所とに７ラ
グを挿入し、このフラグによって次に演奏するパートを
決定することを特徴とする自動演奏装置。