JPH0157918B2 - - Google Patents

Description

【発明の詳細な説明】

この発明はテンポが自動的に制御される自動演
奏機能を具えた電子楽器に関する。 従来、メロデイ等の楽曲データを記憶してお
き、自動演奏を進めるテンポクロツクを計数する
ことにより前記楽曲データを順次読み出し、読み
出された楽曲データの演奏タイミングと該楽曲デ
ータに対応する鍵の鍵盤での押鍵タイミングとを
比較し、この比較において前記演奏タイミングよ
りも押鍵タイミングが遅いときには前記テンポク
ロツクの発生を停止し、押鍵タイミングの早遅に
関連するテンポ修正データにより前記テンポクロ
ツクの周波数を制御して押鍵による演奏と自動演
奏との進行一致を図つた電子楽器は、昭和55年特
許願第78784号で公知である。 しかし、かかる従来の電子楽器では、前記テン
ポクロツクの周波数を制御する際に、複数のテン
ポ修正データの平均値を用いるようにしているた
め、演奏進行中に押鍵操作ミスあるいは演奏の難
しい箇所等により押鍵タイミングが非常に大きく
ずれた場合には、それ以降のテンポが大幅に変更
されてしまい、基準テンポ付近の安定したテンポ
に復帰させるためには、数音符分の押鍵を必要と
していた。 この発明は上記実情に鑑みてなされたもので、
押鍵タイミングが突然大きくずれた場合にはそれ
以降のテンポを大幅に変更せず、またこの場合に
おいて変更したテンポを短時間に復帰させること
ができる電子楽器を提供することを目的とする。 そこでこの発明は、基準テンポデータ発生手段
を設け、演奏操作手段での演奏操作に対応して測
定された修正テンポデータと前回のテンポデータ
とから新たなテンポデータを形成する際に、前記
基準テンポデータ発生手段から発生される基準テ
ンポデータと前回のテンポデータとのずれ分に基
づいて前記修正テンポデータの前回のテンポデー
タに対するテンポ修正の度合を変更制御すること
により基準テンポからずれたテンポの復帰を早く
行なうようにしている。また、前記基準テンポデ
ータと前記修正テンポデータとのずれ分に基づい
て前記修正テンポデータの前回のテンポデータに
対するテンポ修正の度合を変更制御することによ
りテンポが大幅に変更されないようにしている。 以下この発明を添付図を参照して詳細に説明す
る。 第１図はこの発明を適用した電子楽器の一実施
例を示すブロツク図である。第１図において、鍵
盤１は鍵動作に連動するキースイツチを各鍵毎に
有し、押下鍵に応じてその鍵に対応するキースイ
ツチをオンにする。押鍵検出回路２は前記キース
イツチを走査し、キーオンしているキースイツ
チ、すなわち押下鍵を検出してその鍵を表わす鍵
情報（キーコード）KCを時分割出力するととも
に、押鍵されていることを示す２値レベルのキー
オン信号KONを出力する。 キーコードKCは、例えば第１表に示すように
オクターブ音域を表わす２ビツトのオクターブコ
ードB₂，B₁と１オクターブ内の12の音名を表わ
す４ビツトのノートコードN₄，N₃，N₂，N₁と
からなる６ビツトの２進化信号である。

【表】

【表】 押鍵検出回路２から出力されるキーコードKC
およびキーオン信号KONは、発音チヤンネル割
当回路３およびメロデイ音高データ取出回路４に
加えられる。 発音チヤンネル割当回路３は、他の入力に後述
する和音・オブリガードデータ取出回路２００か
ら出力されるオブリガード音高データON、従音
形成回路５から出力される和音構成音を示す複数
のキーコードCKC、およびベース音形成回路６
から出力されるベース音を示すキーコードBKC
が加えられる。 従音形成回路５は、和音・オブリガードデータ
取出回路２００から出力される和音名データCH
に基づいて和音構成音を示す複数のキーコード
CKCを形成する。なお、和音名データCHは、和
音の根音の音名を示す４ビツトデータ（第１表参
照）および和音の種類（メジヤ、マイナ、セブン
ス）を示す２ビツトデータからなる６ビツトのバ
イナリコードである。 従音形成回路５におけるキーコードCKC形成
の一例を示すと、和音種類がメジヤのときは根音
に対して完全１度、長３度、完全５度の音程関係
にある音を示すキーコードCKCを形成し、和音
種類がマイナのときは根音に対して完全１度、短
３度、完全５度の音程関係にある音を示すキーコ
ードCKCを形成し、和音種類がセブンスのとき
は根音に対して完全１度、長３度、短７度の音程
関係にある音を示すキーコードCKCを形成する。 ベース音形成回路６は、和音・オブリガードデ
ータ取出回路２００から出力される和音名データ
CHおよび自動伴奏パターン信号発生回路７から
出力されるベースパターン信号BPに基づいてベ
ース音を示すキーコードBKCを形成する。ここ
で、自動伴奏パターン信号発生回路７について説
明する。 自動伴奏パターン信号発生回路７は、リズム選
択スイツチ（図示せず）によつて選択したリズム
に対応する和音発音タイミング信号CT、ベース
音発音タイミング信号BT、リズムパターン信号
RPおよびベースパターン信号BPを後述するテン
ポ制御回路３００から出力されるテンポクロツク
TCLによつて発生するもので、パターンメモリ
およびアドレスカウンタから構成されている。 パターンメモリは各リズム毎にそれぞれ複数の
和音発音タイミングパターン、ベース音発音タイ
ミングパターン、リズムパターンおよびベースパ
ターンを記憶している。このパターンメモリに記
憶される各リズム毎のパターンはリズム選択スイ
ツチによつて選択され、この選択された上記各パ
ターンはテンポクロツクTCLを計数するアドレ
スカウンタの計数値をアドレス信号として順次読
み出される。なお、和音発音タイミング信号CT
およびベース音発音タイミング信号BTはそれぞ
れ自動コード音および自動ベース音の発音タイミ
ングを示す信号であり、リズムパターン信号RP
は発音すべきリズム音の種類とその発音タイミン
グを示す信号であり、ベースパターン信号BPは
発音すべき自動ベース音の根音に対応する音程関
係を示す信号である。 ベース音形成回路６は、入力する和音名データ
CHのうち和音の根音を示すキーコードと前記ベ
ースパターン信号BPとを加算することにより根
音に対して所定の音程関係にあるベース音を示す
キーコードBKCを形成する。なお、ベース音形
成回路６はベースパターン信号BPが長３度の音
程に対応し、かつ和音名データCHの和音種類が
マイナの場合には前記ベースパターン信号BPを
短３度の音程に対応するように修正して加算す
る。 発音チヤンネル割当回路３は、押鍵検出回路２
から出力されるキーコードKCを専用に割当てる
チヤンネル、和音・オブリガードデータ取出回路
２００から出力されるオブリガード音高データ
ONを専用に割当てるチヤンネル、従音形成回路
５から出力される和音構成音を示すキーコード
CKCを専用に割当てるチヤンネル、およびベー
ス音形成回路６から出力されるベース音を示すキ
ーコードBKCを専用に割当てるチヤンネルから
なる所定数の発音チヤンネルを有し、これらの発
音チヤンネルに上記各キーコードを適宜割当てる
とともに、各チヤンネルに割当て記憶したキーコ
ードKC^*を時分割的に楽音形成回路８に出力す
る。 楽音形成回路８は発音チヤンネル割当回路３か
ら時分割的に加わるキーコードKC^*に基づき楽音
信号を形成する。なお、押鍵検出回路２から出力
されるキーコードKCに基づいて形成される楽音
信号は、押鍵検出回路２から出力されるキーオン
信号KONによつて開閉エンベロープ制御され、
また、和音構成音を示すキーコードCKCおよび
ベース音を示すキーコードBKCに基づいて形成
される楽音信号は、それぞれ自動伴奏パターン信
号発生回路７から発生される和音発音タイミング
信号CTおよびベース音発音タイミング信号BT
に基づいて開閉エンベロープ制御される。 楽音形成回路８によつて形成された楽音信号は
増幅器９で増幅されてスピーカ１０に加わり、こ
こでメロデイ音、和音、ベース音、オブリガード
音として発音される。 また、リズム音源回路１１は自動伴奏パターン
信号発生回路７から発生されるリズムパターン信
号RPに応じて各種リズム音を示すリズム音信号
を発生し、これを増幅器９を介してスピーカ１０
に加え、リズム音として発音させる。 次に、電子楽器の自動演奏のテンポ制御につい
て説明する。 まず、外部記録手段１２から出力される自動演
奏データのデータフオーマツトについて説明す
る。外部記録手段１２は磁気カード／テープ、パ
ンチカード、バーコード等であつて、第２図に示
すようにテンポデータ、メロデイ音高データ、メ
ロデイ符長データ、オブリガード音高データ、オ
ブリガード符長データおよび和音データを記載順
序にしたがつてシリアルデータの形で記録してい
る。なお、各データの頭には各データを識別する
ためのマークデータDM₁〜DM₆を記録している。 テンポデータは自動演奏の模範テンポデータと
して予め記憶設定されるもので、バイナリコード
で構成されており、メロデイ音高データおよびオ
ブリガード音高データはそれぞれ音高を示すもの
で、６ビツトのバイナリコードで構成されている
（第１表参照）。メロデイ符長データおよびオブリ
ガード符長データはそれぞれ音符又は休符の長
さ、すなわち符長を示すもので、６ビツトのバイ
ナリコードで構成される。符長データの一例を示
すと第２表のようになる。

【表】 和音データは、発生すべき和音の和音名を示す
和音名データおよび和音の発生タイミングを示す
タイミングデータを含むもので、それぞれ６ビツ
トおよび10ビツトのバイナリコードで構成され
る。なお、和音名データは前記オブリガード音高
データの読み出しに伴なつて読み出されるもの
で、前記タイミングデータは、同時に発音すべき
オブリガード音のオブリガード音高データが後述
するデータメモリ１４に転送された後の該データ
メモリ１４における記憶アドレスに対応するもの
である。 外部記録手段１２に記録された上記各データ
は、楽曲データ入力装置１３にシリアルデータの
形で読み取られる。楽曲データ入力装置１３は読
み取つたシリアルデータをパラレルデータに変換
し、マークデータDM₁によりテンポデータTDを
テンポ制御回路３００に供給し、またメロデイ音
高データ、メロデイ符長データ、オブリガード音
高データ、オブリガード符長データおよび和音デ
ータをデータメモリ１４に供給するとともに、マ
ークデータDM₂〜DM₆を含む書込制御データを
RAM（ランダム、アクセス・メモリ）書込制御
回路１５に供給する。 データメモリ１４は各データ群毎に記憶領域を
有し、各データ群の対応する記憶領域への書込お
よび記憶領域からの読出は各記憶領域に対応する
アドレス信号を出力する５つのカウンタ１６ａ〜
１６ｅからなるアドレスカウンタ１６によつて行
なわれる。RAM書込制御回路１５は楽曲データ
入力装置１３からデータメモリ１４に供給される
各データ群を、データメモリ１４の各データに対
応する記憶領域別に書き込み制御するもので、ま
ず楽曲データ入力装置１３からマークデータ
DM₂を入力すると、メロデイ音高データの記憶
領域に対応するアドレスカウンタ１６のカウンタ
１６ａを動作可能にし、前記楽曲データ入力装置
１３からメロデイ音高データが送出される毎に該
カウンタ１６ａをカウントアツプさせる。カウン
タ１６ａはその計数値をアドレス信号としてデー
タメモリ１４に出力し、アドレス信号の示すアド
レスにメロデイ音高データを書き込む。なお、
RAM書込制御回路１５は、マークデータDM₂を
入力すると同時に前記カウンタ１６ａのアドレス
信号がメロデイ音高データの記憶領域の先頭アド
レスを示すように該カウンタを初期リセツトす
る。 このようにして全てのメロデイ音高データの書
込が終了すると、RAM書込制御回路１５はマー
クデータDM₃を入力し、前記と同様にしてデー
タメモリ１４のメロデイ符長データに対応する記
憶領域に該記憶領域の先頭アドレスからメロデイ
符長データを書き込む。以下、RAM書込制御回
路１５はマークデータDM₄，DM₅，DM₆を入力
する毎に、マークデータに対応する記憶領域に、
該記憶領域の先頭アドレスからオブリガード音高
データ、オブリガード符長データ、和音データを
書き込む。 次に、データメモリ１４に全ての自動演奏デー
タが書き込まれた後、スタートスイツチ１７を投
入した場合について説明する。 スタートスイツチ１７が投入されると、RAM
読出制御回路１８はアドレスカウンタ１６の各カ
ウンタがそれぞれ対応する記憶領域の先頭アドレ
スを指示するようにアドレスカウンタ１６を初期
セツトし、続いてデータメモリ１４からメロデイ
の第１音、第２音に対応するメロデイ音高データ
およびメロデイ符長データ、オブリガードの第１
音に対応するオブリガード音高データおよびオブ
リガード符長データを順次読み出すべくアドレス
カウンタ１６を制御する。 すなわち、RAM読出制御回路１８は、メロデ
イ音高データおよびメロデイ符長データの記憶領
域に対応するアドレスカウンタ１６のカウンタ１
６ａ，１６ｂを動作可能にし、該各カウンタ１６
a′，１６ｂのアドレス信号に基づいてデータメモ
リ１４からメロデイの第１音に対応するメロデイ
音高データおよびメロデイ符長データを読み出
し、続いて各カウンタ１６ａ，１６ｂをカウント
アツプしてメロデイの第２音に対応するメロデイ
音高データおよびメロデイ符長データを読み出
す。同様にして、オブリガード音高データおよび
オブリガード符長データの記憶領域に対応するア
ドレスカウンタ１６のカウンタ１６ｃ，１６ｄを
動作可能にし、該各カウンタ１６ｃ，１６ｄをカ
ウントアツプさせることによりオブリガード第１
音に対応するオブリガード音高データおよびオブ
リガード符長データを読み出す。 なお、RAM読出制御回路１８は、アドレスカ
ウンタ１６のカウンタ１６ａおよび１６ｂをカウ
ントアツプする毎に次メロデイ読出要求信号
MNRを出力し、アドレスカウンタ１６のカウン
タ１６ｃおよび１６ｄをカウントアツプする毎に
次オブリガード読出要求信号ONRを出力する。
また、RAM読出制御回路１８は、和音データの
記憶領域に対応するアドレスカウンタ１６のカウ
ンタ１６ｅを高速駆動し、オブリガード音高デー
タおよびオブリガード符長データの読み出し時に
データメモリ１４から全ての和音データを読み出
す。 データ出力回路１９はデータメモリ１４から読
み出される各データのうち、オブリガード音高デ
ータON１、オブリガード符長データOL１、お
よび和音名データCH１を和音・オブリガードデ
ータ取出回路２００に出力し、メロデイ音高デー
タMN２およびメロデイ符長データML２をメロ
デイデータ取出回路１００に出力する。データ出
力回路１９に含まれる和音サーチ回路１９ａはオ
ブリガード音高データを読み出す際にアドレスカ
ウンタ１６のカウンタ１６ｃから出力されるアド
レス信号に基づいて、データメモリ１４から高速
で読み出される和音データの中から前記アドレス
信号と同一アドレスを示す和音データのタイミン
グデータをサーチし、このタイミングデータと一
対の和音名データCH１を出力する。 メロデイデータ取出回路１００はデータ出力回
路１９からメロデイ音高データMN２およびメロ
デイ符長データML２が加えられ、RAM読出制
御回路１８から次メロデイ読出要求信号MNRが
加えられ、後述するテンポ制御回路３００からテ
ンポクロツクTCLが加えられており、これらの
信号に基づいて演奏すべきメロデイ音（１音符先
行するメロデイ音）のメロデイ音高データMN１
およびメロデイ符長データML、テンポ制御回路
３００からのテンポクロツクの出力を停止するた
めに用いられる停止指令信号MP、およびデータ
メモリ１４からのメロデイデータ（メロデイ音高
データおよびメロデイ符長データ）の読出指令信
号MLUを取り出すものである。 第３図は上記メロデイデータ取出回路１００の
詳細構成例を示したもので、RAM読出制御回路
１８からメロデイデータの読み出しに伴なつて次
メロデイ読出要求信号MNRが加えられると、ラ
ツチ回路１０１および１０２はそれぞれデータ出
力回路１９から加えられているメロデイ音高デー
タMN２およびメロデイ符長データML２をラツ
チし、ラツチ回路１０４はラツチ回路１０２で前
回ラツチされたメロデイ符長データML１をラツ
チし、メロデイ符長カウンタ１０５はリセツトさ
れる。なお、スタートスイツチ１７の投入直後に
おいては、２つのメロデイデータの読み出しに伴
つて信号MNRは１回出力されているため、ラツ
チ回路１０１および１０２でラツチされたメロデ
イ音高データMN１およびメロデイ符長データ
ML１はそれぞれこれから演奏しようとするメロ
デイの第１音目に対応し、ラツチ回路１０４は無
符長データ（全て“０”）をラツチしている。 ラツチ回路１０１でラツチされたメロデイ音高
データMN１はテンポ制御回路３００および表示
装置２０に加えられ、ラツチ回路１０２でラツチ
されたメロデイ符長データML１はラツチ回路１
０４に加えられ、ラツチ回路１０４でラツチされ
たメロデイ符長データMLは比較器１０６のＢ入
力およびテンポ制御回路３００に加えられる。 表示装置２０は各鍵毎に配設されたランプから
構成され、入力するメロデイ音高データMN１に
対応するランプを点灯することによつて押下すべ
き鍵を表示する。したがつて、表示装置２０はメ
ロデイ音高データMN１によつてメロデイの第１
音目に対応する鍵を点灯表示している。 比較器１０６は、テンポクロツクTCLを計数
するメロデイ符長カウンタ１０５から下位２ビツ
トを除く上位ビツトのパラレル出力が符長データ
としてＡ入力に加えられており、Ａ入力とＢ入力
に加えられる各符長データを比較し、これらが一
致したときメロデイ符長一致信号MLEQを出力
する。この場合、メロデイ符長カウンタ１０５は
信号MNRによつてリセツトされ無符長データを
出力しているため（リセツト後メロデイ符長カウ
ンタ１０５には３つのテンポクロツクTCLが加
えられるが、４番目のテンポクロツクTCLが後
述する停止指令信号MP（第４図ｄ参照）によつ
て停止されているため）、比較器１０６は一致信
号MLEQ（“１”）（第４図ｃ参照）をアンド回路
１０７に加え、アンド回路１０７を動作可能にす
る。 メロデイ符長カウンタ１０５はリセツト後３つ
のテンポクロツクTCLを入力し（第４図ａ参
照）、その下位２ビツトの出力がともに“１”と
なつているため、アンド回路１０８はアンド回路
１０７を介して信号“１”を出力する。したがつ
てアンド回路１０７は、メロデイ符長カウンタ１
０５に４番目のテンポクロツクTCLが加わるま
で前記信号“１”を停止指令信号MP（第４図ｄ
参照）としてテンポ制御回路３００に出力すると
ともに、アンド回路１０９に出力する。 ここで、メロデイの第１音目に対するメロデイ
演奏が演奏時点t_KONで行なわれ（第４図ｂ参照）、
テンポ制御回路３００から符長カウンタ１０５の
リセツト後４番目のテンポクロツクTCLが出力
されると、アンド回路１０９は、このテンポクロ
ツクTCLをメロデイデータの読出指令信号MLU
（第４図ｅ参照）としてRAM読出制御回路１８
に出力する。 RAM読出制御回路１８は読出指令信号MLU
を入力すると、アドレスカウンタ１８のカウンタ
１８ａおよび１８ｂを直ちにカウントアツプして
メロデイの第３音目に対応するメロデイデータを
データメモリ１４から読み出すとともに、次メロ
デイ読出要求信号MNR（第４図ｆ参照）を出力
する。 これにより、ラツチ回路１０１および１０２は
それぞれメロデイの第２音目に対応するメロデイ
音高データMN１およびメロデイ符長データML
１を出力し、ラツチ回路１０４はメロデイの第１
音目に対応するメロデイ符長データMLを出力す
る。表示装置２０は、ラツチ回路１０１から出力
されるメロデイの第２音目に対応するメロデイ音
高データMN１により次に押下すべき鍵を点灯表
示し、比較器１０６はＢ入力にラツチ回路１０４
から出力されるメロデイの第１音目に対応するメ
ロデイ符長データMLを入力する。 比較器１０６は、Ａ入力にメロデイ符長カウン
タ１０５から前記メロデイ演奏時点t_KON後の時間
に対応する符長データが加えられており、これら
の符長データが一致した時点t₀から前記と同様に
メロデイ符長一致信号MLEQを出力する（第５
図ｃ参照）。そして、アンド回路１０７は信号
MLEQが出力された後、テンポ制御回路３００
からメロデイ符長カウンタ１０５に３番目のテン
ポクロツクTCLが出力されると停止指令信号MP
（第５図ｄ参照）を出力し、アンド回路１０９は
４番目のテンポクロツクTCLが出力されると読
出指令信号MLU（第５図ｅ参照）を出力する。な
お、第５図ｂに示すように演奏時点t_KONが一致時
点t₀よりも早い場合には、メロデイ一致信号
MKEQによつて一致時点t₀後の４番目以降のテ
ンポクロツクTCLは停止されないようになつて
いる。 このようにしてメロデイデータ取出回路１００
は、メロデイ演奏毎に、１音符先行するメロデイ
音のメロデイ音高データMN１、演奏されている
メロデイ音のメロデイ符長データML、停止指令
信号MP、およびメロデイ読出指令信号MLUを
取り出す。 和音・オブリガードデータ取出回路２００は、
データ出力回路１９からオブリガード音高データ
ON１、オブリガード符長データOL１および和
音名データCH１が加えられ、RAM読出制御回
路１８から次オブリガード読出要求信号ONRが
加えられ、後述するテンポ制御回路３００からテ
ンポクロツクTCLが加えられており、これらの
信号に基づいて前記メロデイデータ取出回路１０
０と同様にして自動演奏されるオブリガード音の
オブリガード音高データON、自動演奏される和
音・ベース音に対応する和音名データCH、およ
びデータメモリ１４からのオブリガードデータ
（オブリガード音高データおよびオブリガード符
長データ）の読出指令信号MLUを取り出すもの
である。 第６図は上記和音・オブリガードデータ取出回
路２００の詳細構成例を示すもので、RAM読出
制御回路１８からオブリガードデータの読み出し
に伴つて次オブリガード読出要求信号ONRが加
えられると、ラツチ回路２０１，２０２および２
０３はそれぞれデータ出力回路１９から加えられ
るオブリガード音高データON１、和音名データ
CH１、およびオブリガード符長データOL１をラ
ツチし、またオブリガード符長カウンタ２０４は
この信号ONRによつてリセツトされる。なお、
スタートスイツチ１７の投入直後においては、信
号ONRは出力されていないため、ラツチ回路２
０１および２０３ではオブリガードの第１音目に
対応するオブリガード音高データON１およびオ
ブリガード符長データOL１はラツチさせていず、
またラツチ回路２０２ではオブリガードの第１音
目とともに発音される和音を示す和音名データ
CH１もラツチされていない。ラツチ回路２０３
では無符長データ（全て“０”）がラツチされて
いる。 ラツチ回路２０３でラツチされたオブリガード
符長データOL（無符長データ）は、比較器２０５
のＢ入力に加えられる。比較器２０５のＡ入力に
は、テンポクロツクTCLを計数するオブリガー
ド符長カウンタ２０４から下位２ビツトを除く上
位ビツトのパラレル出力が符長データとして加え
られる。比較器２０５はＡ入力とＢ入力に加えら
れる各符長データを比較し、これらが一致したと
きオブリガード一致信号OLEQを出力する。オブ
リガード符長カウンタ２０４は、前記メロデイ符
長カウンタ１０５と同様に無符長データを出力し
ているため、比較器２０５は一致信号OLEQをア
ンド回路２０６に加え、アンド回路２０６を動作
可能にする。 オブリガード符長カウンタ２０４は、リセツト
後３つのテンポクロツクTCLを入力し、その下
位２ビツトの出力がともに“１”となつているた
め、アンド回路２０７はアンド回路２０６を介し
て信号“１”を出力する。 ここで、メロデイの第１音目に対応するメロデ
イ演奏が行なわれ、テンポ制御回路３００から符
長カウンタ２０４のリセツト後４番目のテンポク
ロツクTCLが出力されると、アンド回路２０８
は、このテンポクロツクTCLをオブリガードデ
ータの読出指令信号OLUとしてRAM読出制御回
路１８に出力する。 RAM読出制御回路１８は読出指令信号OLUを
入力すると、アドレスカウンタ１８のカウンタ１
８ｃおよび１８ｄを直ちにカウントアツプしてオ
ブリガードの第２音目に対応するオブリガードデ
ータをデータメモリ１４から読み出すとともに、
次オブリガード読出要求信号ONRを出力する。 この信号ONRにより、ラツチ回路２０１はオ
ブリガードの第１音目に対応するオブリガード音
高データON１をラツチし、これをオブリガード
音高データONとして出力する。このオブリガー
ド音高データONは前述した発音チヤンネル割当
回路３（第１図）に加えられるため、スピーカ１
０では第１音目のオブリガード音が発音される。
また、ラツチ回路２０２はオブリガードの第１音
目とともに発音される和音を示す和音名データ
CH１をラツチし、これを和音名データCHとし
て従音形成回路５およびベース音形成回路６に出
力し、ラツチ回路２０３はオブリガードの第１音
目に対応するオブリガード符長データOL１をラ
ツチし、これを現在演奏されているオブリガード
音の符長データOLとして比較器２０５のＢ入力
に出力する。また、信号ONRによりオブリガー
ド符長カウンタ２０４はリセツトされる。 比較器２０５はＢ入力に符長データOLが加え
られ、Ａ入力にオブリガード符長カウンタ２０４
からリセツト後の時間に対応する符長データが加
えられており、これらの符長データが一致したと
き前記と同様にオブリガード符長一致信号OLEQ
を出力する。そして、アンド回路２０６は信号
OLEQが出力された後、テンポ制御回路３００か
らオブリガード符長カウンタ２０４に３番目のテ
ンポクロツクTCLが出力されると、アンド回路
２０８を動作可能にし、アンド回路２０８は４番
目のテンポクロツクTCLが出力されると、この
テンポクロツクTCLを読出指令信号OLUとして
出力する。 このようにして和音・オブリガードデータ取出
回路２００は、メロデイ演奏が行なわれテンポ制
御回路３００からテンポクロツクTCLが出力さ
れていると、上記オブリガード音高データON、
和音名データCH、およびオブリガードデータ読
出指令信号OLUを取り出す。 テンポ制御回路３００は、楽曲データ入力装置
１３からテンポデータTDが加えられ、メロデイ
データ取出回路１００からメロデイ音高データ
MN１、メロデイ符長データMLおよび停止指令
信号MPが加えられ、RAM読出制御回路１８か
ら次メロデイ読出要求信号MNRが加えられ、更
にメロデイ音高データ取出回路４から鍵盤１での
押鍵に基づくメロデイ音高データMMNが加えら
れており、これらの信号に基づいてテンポクロツ
クTCLの発生を停止制御するとともに、テンポ
クロツクTCLの周波数を制御するものである。
なお、メロデイ音高データ取出回路４は、押鍵検
出回路２から時分割的に入力するキーコードKC
のうち、キーオン信号KONの立ち上がり時に入
力するキーコードKCのみをメロデイ音高データ
MMNとして取り出す。 第７図は上記テンポ制御回路３００の詳細構成
例を示したもので、選択スイツチ３０１および３
０２の操作状態に応じてこの発明に係るテンポ制
御を行なう。 選択スイツチ３０１は、メロデイ一致信号
MKEQの立ち上がり条件を選択するもので、選
択スイツチ３０１の接点３０１ａ，３０１ｂおよ
び３０１ｃにはそれぞれオア回路３０３の出力、
比較器３０４の出力および微分回路３０６の出力
が加えられている。オア回路３０３はメロデイ音
高データMMN（６ビツトのバイナリーコード
（第１表参照））のオア条件をとるため、鍵盤１で
いずれかの鍵が押下（エニイキーオン）される
と、その押鍵時に信号“１”を出力する。なお、
鍵盤１の鍵域には６ビツト全てが“０”のキーコ
ードに対応する鍵は含まれていない。比較器３０
４は、１音符先行する音符のメロデイ音高データ
MN１および鍵盤１での押下鍵を示すメロデイ音
高データMMNが加えられるようになつており、
これらの音高データが一致したとき、すなわち鍵
盤１で適正な鍵が押下されたとき信号“１”を出
力する。微分回路３０６は、鍵盤１以外のキース
イツチである自己復帰型スイツチ３０５がオンさ
れ信号“１”を入力すると、この信号“１”の立
ち上がり微分をとつて接点３０１ｃに出力する。
なお、自己復帰型スイツチ３０５はワンキープレ
イ時に利用されるものである。 したがつて、選択スイツチ３０１は、その可動
接片３０１ｄを接点３０１ａに接続すると、鍵盤
１でいずれかの鍵が押下されたとき信号“１”を
出力し、接点３０１ｂに接続すると押鍵一致があ
つたとき信号“１”を出力し、接点３０１ｃに接
続すると自己復帰型スイツチ３０５の投入時に信
号“１”を出力する。 選択スイツチ３０１から出力される信号“１”
は、オア回路３０７を介してアンド回路３０８に
加えられる。アンド回路３０８の他の入力には、
次メロデイ読出要求信号MNRを反転するインバ
ータ３０９の出力が加えられているが、次メロデ
イ読出要求信号MNRは、第４図ｆおよび第５図
ｆに示すようにメロデイ読出指令信号MLUの直
後に出力されるため、メロデイ一致検出時にはア
ンド回路３０８は動作可能になつている。したが
つて、選択スイツチ３０１から出力される信号
“１”は、オア回路３０７、アンド回路３０８を
介してＤフリツプフロツプ３１０に加えられる。 Ｄフリツプフロツプ３１０は入力する信号
“１”を所定時間遅延してこれをメロデイ一致信
号MKEQ（“１”）として出力する。このメロデイ
一致信号MKEQは、オア回路３０７、アンド回
路３０８を介してＤフリツプフロツプ３１０に帰
還されるため、次メロデイ読出要求信号MNRが
出力されるまで保持される（第４図ｂおよび第５
図ｂ参照）。 一方、楽曲データ入力装置１３から加えられた
テンポデータTDは、記録テンポデータレジスタ
３３０に記憶されており、ここに記憶されたテン
ポデータTDは基準テンポデータレジスタ３３１
のＢ入力に加えられている。また、マニアルテン
ポ設定器３３２は、手動操作に基づいてテンポを
設定するもので、設定テンポに対応するテンポデ
ータを基準テンポデータレジスタ３３１のＣ入力
に加える。 演奏テンポ連続測定回路３３３および自動テン
ポ変更制御回路３３４は基準テンポデータレジス
タ３３１に記憶された基準テンポデータを自動的
に修正するためのもので、自動テンポ変更制御回
路３３４は押鍵あるいはスイツチ３０５の押圧に
よつて測定したテンポデータを基準テンポデータ
レジスタ３３１のＡ入力に加える。すなわち、演
奏テンポ連続測定回路３３３は、押鍵あるいはス
イツチ３０５の押圧によつてメロデイ一致信号
MKEQが出力され、微分回路３２４からこの信
号MKEQの立ち上がり時にパルス信号が加えら
れると、カウンタ３２３の計数値を取り込み、取
り込んだ計数値の平均値を自動テンポ変更制御回
路３２４に出力する。なお、カウンタ３２３は、
その詳細については後述するが、現在演奏されて
いるメロデイ音の符長データに対応する速度でメ
ロデイ演奏の操作時間間隔を測定するため、その
計数値は演奏操作の早遅に対応するデータ（修正
テンポデータ）となる。また、演奏テンポ連続測
定回路３３３は、演奏開始時から所定数（例えば
10個）の前記修正テンポデータの平均を測定する
ようにしてもよいし、あるいは現演奏時点よりも
前の全ての修正テンポデータの平均を測定するよ
うにしてもよい。 自動テンポ変更制御回路３３４は、演奏テンポ
連続測定回路３３３から加わる平均値（テンポデ
ータ）を基準テンポデータレジスタ３３１のＡ入
力に加えるとともに、このテンポデータと基準テ
ンポデータレジスタ３３１から出力されている基
準テンポデータとを比較し、そのずれ分が所定値
以上になると、自動基準テンポ変更選択スイツチ
３３５に信号“１”を出力する。 基準テンポデータレジスタ３３１は、３入力に
加えられるテンポデータのうちずれか１つを基準
テンポデータとして選択出力するもので、記録テ
ンポデータレジスタ３３０が楽曲データ入力装置
１３からテンポデータTDを読み取つた時点ある
いは模範テンポ復帰スイツチ３３６の投入時には
オア回路３３７を介して信号“１”（パルス信号）
がＢ入力セレクト端子SBに加えられるため、Ｂ
入力に加えられるテンポデータを基準テンポデー
タとして出力し、マニアルテンポ設定器３３２に
おいて手動操作でテンポが設定されると、Ｃ入力
セレクト端子SCに信号“１”が加えられるため、
Ｃ入力に加えられるテンポデータを前記Ｂ入力に
加えられるテンポデータに優先して出力する。ま
た、自動基準テンポ変更選択スイツチ３３５が投
入されており、自動テンポ変更制御回路３３４か
らスイツチ３３５を介して信号“１”がＡ入力セ
レクト端子SAに加えられると、Ａ入力に加えら
れているテンポデータを基準テンポデータとして
出力する。 次に、テンポ制御回路３００の動作につて説明
する。自動演奏開始前には、予めラツチ回路３１
３，３１４および３１５はそれぞれ基準テンポク
ロツクの周波数情報（基準テンポデータ）をラツ
チし、カウンタ３２３はその計数値が基準テンポ
データと一致するようにプリセツトされている。
なお、上記基準テンポデータのラツチおよびプリ
セツトは、楽曲データ入力装置１３から加えられ
るテンポデータTDに基づいて行なわれるが、第
７図においては上記動作に関連する図は省略され
ている。 ラツチ回路３１３でラツチされた基準テンポデ
ータは、それぞれ演算回路３１２のＡ入力および
減算器３３８のＢ入力に加えられ、ラツチ回路３
１４でラツチされた基準テンポデータは、演算回
路３１２のＢ入力に加えられる。また、減算器３
３８のＡ入力には、前述したテンポデータレジス
タ３３１から基準テンポデータが加えられてい
る。 減算器３３８はＡ入力に加えられる基準テンポ
データとＢ入力に加えられるテンポデータとの差
をとり、その差の絶対値をテンポ修正寄与率制御
回路３１１に加える。 テンポ修正寄与率制御回路３１１は、テンポデ
ータの基準テンポデータに対するずれ分、すなわ
ち前記絶対値の大きさに応じて演算回路３１２に
おける演算を指示するもので、演算回路３１２の
Ａ入力に加えられるデータをＡ、Ｂ入力に加えら
れるデータをＢとすると、前記絶対値の大きさに
応じて第３表に示す演算を指示すべく演算回路３
１２に制御信号を出力する。

【表】 第３表からも明らかなように、絶対値が大きく
なるにしたがつて演算回路３１２のＢ入力に加え
られるデータによるテンポデータの修正の度合
（寄与率）も大きくなるように演算を指示してい
る。 すなわち、減算器３３８から出力される絶対値
は、前回の演奏時点が押鍵ミス等によつて大幅に
ずれた場合に大きくなるが、この場合には今回の
演奏によつて測定されたデータ（Ｂ入力に加えら
れるデータ）の寄与率を大きくすることによつ
て、基準テンポデータに短時間に復帰するように
している。 演算回路３１２はテンポ修正寄与率制御回路３
１１によつて指示される演算に基づいて２入力を
演算処理する。なお、演奏開始時においては、減
算器３３８のＢ入力に加えられるテンポデータは
基準テンポデータであるため、減算器３３８から
出力される絶対値は「０」となるが、演算回路３
１２の２入力はともに基準テンポデータが加えら
れているため、前記絶対値の大きさにかかわら
ず、すなわちいずれの演算が行なわれてもその演
算値は基準テンポデータと一致する。演算回路３
１２から出力されるテンポデータは、リミツタ３
１６を介してラツチ回路３１３および３１５に加
えられる。ここで、リミツタ３１６は、演算回路
３１２から出力されるテンポデータの最大値およ
び最小値を制限するものである。 ラツチ回路３１５は前述したように予め基準テ
ンポクロツクのテンポデータをラツチし、これを
比較器３１７に加えている。比較器３１７の他の
入力には高速クロツクパルスφを計数するカウン
タ３１８から計数値がテンポデータとして加えら
れており、比較器１７は２入力データが一致した
とき、信号“１”をアンド回路３１９に出力す
る。 アンド回路３１９は他の入力に高速クロツクパ
ルスφが加えられているため、比較器３１７から
信号“１”が加えられたときのみ、このクロツク
パルスφをラツチ回路３１５のロード入力LD、
カウンタ３１８のリセツト端子Ｒ、およびアンド
回路３２０に出力する。 これにより、ラツチ回路３１５はリミツタ３１
６から入力するテンポデータをラツチしてこれを
比較器３１７に出力し、またカウンタ３１８はリ
セツトされ再び高速クロツクパルスφを計数して
この計数値を比較器３１７に出力する。したがつ
て、比較器３１７はラツチ回路３１５から加わる
テンポデータに対応する周期で一致信号“１”を
出力する。 アンド回路３２０は、他の入力にオア回路３２
１の出力が加えられている。オア回路３２１はメ
ロデイ一致信号MKEQと停止指令信号MPを反転
するインバータ３２２の出力とのオア条件をとる
もので、信号MKEQおよび信号MPがそれぞれ第
５図ｂおよび第５図ｄの場合には常に信号“１”
を出力し、信号MKEQおよび信号MPが第４図ｂ
および第４図ｄの場合には、信号MPの立ち上が
りから信号MKEQの立ち上がりまでの時間を除
いて信号“１”を出力する。すなわち、オア回路
３２１は、正規の演奏時点t₀よりも実際の演奏時
点t_KONが早い場合には常に信号“１”を出力し、
遅い場合には信号MPの立ち上がり（正規の演奏
時点t₀から３番目のテンポクロツクが出力された
時点）から実際の演奏時点t_KONまで信号“０”を
出力する。 アンド回路３２０はオア回路３２１のオア条件
が成立しているとき動作可能となり、アンド回路
３１９から周期的に加わる高速クロツクパルスを
テンポクロツクTCLとして出力する。もち論、
オア回路３２１が信号“０”を出力しているとき
は、前記テンポクロツクTCLの発生は停止され
る。すなわち、オア回路３２１の出力によつてテ
ンポクロツクTCLの発生が停止制御される。 ここで、メロデイの第１音目に対応する演奏が
行なわれメロデイ一致信号MKEQが出力される
と、微分回路３２４はこの信号MKEQを微分し、
その立ち上がり時にパルス信号をラツチ回路３１
３および３１４のロード端子LDに加える。ラツ
チ回路３１３はリミツタ３１６から加わるテンポ
データをラツチし、ラツチ回路３１４はカウンタ
３２３から加わる修正テンポデータをラツチす
る。なお、カウンタ３２３は前述したように予め
基準テンポクロツクのテンポデータがプリセツト
されている。したがつて、ラツチ回路３１３およ
び３１４にラツチされるテンポデータはともに基
準テンポクロツクのテンポデータである。 一方、メロデイ一致信号MKEQがオア回路３
２１を介してアンド回路３２０に加わり、アンド
回路３２０からテンポクロツクTCLが出力され
ると、直ちにメロデイデータ取出回路１００から
はメロデイデータ読出指令信号MLUが出力され
RAM読出制御回路１８からは次メロデイ読出要
求信号MNRが出力される。この信号MNRは、
インバータ３０９およびカウンタ３２３のリセツ
ト端子Ｒに加えられる。これにより、信号
MKEQは“０”となり、カウンタ３２３はリセ
ツトされる。また、メロデイデータ取出回路１０
０からはメロデイの第１音目に対応するメロデイ
符長データMLが可変分周器３２５に出力され
る。 可変分周器３２５は入力するメロデイ符長デー
タMLに対応する分周比で高速クロツクパルスφ
を分周出力するもので、この可変分周器３２５か
ら分周出力されるクロツクの周期は入力するメロ
デイ符長データMLの示す符長に比例する。例え
ば、４分音符に対応する符長データMLに基づい
て分周出力されるクロツクの周期は、８分音符に
対応する符長データMLに基づいて分周出力され
るクロツクの周期の２倍となる。 可変分周器３２５から出力されるクロツクはア
ンド回路３２６を介してカウンタ３２３のクロツ
ク入力CKに加えられる。アンド回路３２６の他
の入力にはナンド回路３２７の出力が加えられて
いる。ナンド回路３２７はカウンタ３２３からラ
ツチ回路１４に出力される計数値（バイナリコー
ド）のナンド条件をとるもので、通常信号“１”
を出力してアンド回路３２６を動作可能にし、カ
ウンタ３２３の全てのビツト出力が“１”になる
とアンド回路３２６に信号“０”を出力してアン
ド回路３２６からのクロツクの出力を阻止する。 ここで、メロデイの第２音目に対応する演奏が
行なわれ、メロデイ一致信号MKEQが出力され
と、ラツチ回路３１３および３１４はこの信号
MKEQの立ち上がり時に入力するテンポデータ
をラツチする。このとき、ラツチ回路３１４がラ
ツチするテンポデータは、カウンタ３２３の計数
値であり、その値は前記演奏時点が正規の演奏時
点よりも早いときには小さい値となり、遅いとき
には大きい値となる。ラツチ回路３１４によつて
ラツチされたテンポデータは、修正テンポデータ
として演算回路３１２のＢ入力に加えられる。 演算回路３１２は、前述したようにテンポ修正
寄与率制御回路３１１によつて指示される演算に
基づいて２入力データの演算処理を行なう。 第８図はこの発明に係るテンポ制御回路の他の
実施例であり、第７図に示したテンポ制御回路３
００と相違する箇所のみを示したものである。 減算器３３９はそのＢ入力にラツチ回路３１３
でラツチされたテンポデータに代えて、ラツチ回
路３１４でラツチされた修正テンポデータを入力
し得るようになつており、この修正テンポデータ
と基準テンポデータレジスタ３３１からＡ入力に
加えられる基準テンポデータとの差をとり、その
差の絶対値をテンポ修正寄与率制御回路３４０に
加える。 テンポ修正寄与率制御回路３４０は、入力する
絶対値の大きさに応じて演算回路３４１における
演算を指示するもので、演算回路３４１のＡ入力
に加えられるテンポデータをＡ、Ｂ入力に加えら
れる修正テンポデータをＢとすると、前記絶対値
の大きさに応じて第４表に示す演算を指示すべく
演算回路３４１に制御信号を出力する。

【表】 第４表からも明らかなように、第７図に示した
テンポ制御回路３００とは逆に、絶対値が大きく
なるにしたがつて演算回路３４１のＢ入力に加え
られる修正テンポデータのテンポデータに対する
寄与率を小さくするように演算を指示している。 すなわち、減算器３３９から出力される絶対値
は、今回の演奏時点が押鍵ミス等によつて大幅に
ずれた場合大きくなるが、この場合には今回の演
奏によつて測定された修正テンポデータの寄与率
を小さくすることによつて、テンポが著しく変更
されないようにしている。 第９図はこの発明に係るテンポ制御回路の更に
他の実施例であり、第７図に示したテンポ制御回
路３００と相違する箇所のみを示したものであ
る。 このテンポ制御回路は、第７図および第８図に
示したテンポ制御回路の両者の長所を有するもの
で、減算器３４２および３４３はそれぞれ減算器
３３９（第８図）および減算器３３８（第７図）
と同等のものである。各減算器３４２および３４
３から出力される絶対値は、それぞれ減算器３４
４のＡ入力およびＢ入力に加えられる。減算器３
４４は、Ｂ入力に加えられる絶対値からＡ入力に
加えられる絶対値を減算し、その減算値をテンポ
修正寄与率制御回路３４５に加える。 テンポ修正寄与率制御回路３４５は、入力する
減算値の大きさに応じて演算回路３４６における
演算を指示するもので、演算回路３４６のＡ入力
に加えられるテンポデータをＡ、Ｂ入力に加えら
れる修正テンポデータをＢとすると、前記減算値
の大きさに応じて第５表に示す演算を指示すべく
演算回路３４６に制御信号を出力する。

【表】 第５表からも明らかなように、減算値が正の場
合には演算回路３４６のＢ入力に加えられる修正
テンポデータのテンポデータに対する寄与率を大
きくするように演算を指示し、減算値の負の場合
には前記修正テンポデータのテンポデータに対す
る寄与率を小さくするように演算を指示してい
る。 すなわち、テンポが基準テンポから離れていく
方向（負の方向）の場合には寄与率を小さくする
ことによつてテンポが著しく変更されないように
し、基準テンポが近づく方向の場合には寄与率を
大きくすることによつてテンポが急速に復帰する
ようにしている。 この実施例では過去の制御テンポデータと今回
の測定テンポデータ（修正テンポデータ）によ
り、新たな制御テンポデータを形成したが、昭和
55年特許第78784号のように過去の複数回の測定
テンポデータと今回の測定テンポデータに基づい
て新たな制御テンポデータを形成するようにして
もよい。この場合、過去の複数回の測定テンポデ
ータの平均と基準テンポデータとを比較すること
により今回の測定テンポデータの寄与率を制御す
る。 また、押鍵一致進行の代わりに、エニイキーオ
ンまたはワンキープレイによつて自動演奏を進行
させる場合には、自動演奏によるメロデイ演奏を
行なうとよい。この場合、メロデイデータ取出回
路１００から取り出したメロデイ音高データMN
１を１音符分遅延させて発音チヤンネル割当回路
３に入力させることにより容易に実現することが
できる。 以上説明したようにこの発明によれば、基準テ
ンポデータと現テンポデータとのずれ分に応じて
測定した修正テンポデータによる現テンポデータ
へのテンポ修正寄与率を制御することができ、こ
れにより演奏進行中、演奏ミス等により演奏タイ
ミングが大きくずれた場合でも、テンポを基準テ
ンポに急速に復帰させることができる。また、基
準テンポデータと測定した修正テンポデータとの
ずれ分に応じて修正テンポデータによる現テンポ
データへのテンポ修正寄与率を制御することがで
き、これにより演奏タイミングが大きくずれた場
合でも、テンポが大幅に変更されず、特に初心者
にとつて極めて有効なテンポ制御が実現できる。

【図面の簡単な説明】

第１図はこの発明を適用した電子楽器の一実施
例を示すブロツク図、第２図はこの発明に利用さ
れる自動演奏データの一例を示すデータフオーマ
ツト、第３図はこの発明に係るメロデイデータ取
出回路の詳細例を示すブロツク図、第４図および
第５図は、それぞれこの発明に係る各信号のタイ
ミングチヤート、第６図はこの発明に係る和音・
オブリガードデータ取出回路の詳細例を示すブロ
ツク図、第７図はこの発明に係るテンポ制御回路
の詳細例を示すブロツク図、第８図はこの発明に
係るテンポ制御回路の他の実施例の要部を示すブ
ロツク図、第９図はこの発明に係るテンポ制御回
路の更に他の実施例の要部を示すブロツク図であ
る。 １…鍵盤、８…楽音形成回路、１０…スピー
カ、１３…楽曲データ入力装置、１４…データメ
モリ、１５…RAM書込制御回路、１６…アドレ
スカウンタ、１７…スタートスイツチ、１８…
RAM読出制御回路、１９…データ出力回路、２
０…表示装置、１００…メロデイデータ取出回
路、２００…和音・オブリガードデータ取出回
路、３００…テンポ制御回路。

Claims (1)

1. 【特許請求の範囲】 １ 演奏操作手段と、 少くとも前記演奏操作手段で演奏すべき楽音の
   タイミング情報を記憶する記憶手段と、 楽曲の進行に合わせて前記記憶手段から記憶デ
   ータを読み出す読出手段と、 前記読出手段によつて読み出された前記タイミ
   ング情報をもとに前記演奏操作手段での操作タイ
   ミングから修正テンポデータを形成する修正テン
   ポデータ形成手段と、 前記修正テンポデータにより前回形成した前回
   のテンポデータを修正して新たなテンポデータを
   形成し、該新たなテンポデータに基づいて前記読
   出手段の読み出しを制御するテンポ制御手段と、 基準テンポデータを発生する基準テンポデータ
   発生手段と、 前記基準テンポデータ発生手段から発生される
   基準テンポデータと前記前回のテンポデータとの
   ずれ分が大きくなる程、前記テンポ制御手段にお
   ける前記修正テンポデータによる前記前回のテン
   ポデータの修正の度合を大きくするように変更制
   御する変更制御手段と を具えた電子楽器。 ２ 前記基準テンポデータ発生手段は、外部記録
   手段に予め記録された模範テンポデータを基準テ
   ンポデータとして発生する特許請求の範囲第１項
   記載の電子楽器。 ３ 前記基準テンポデータ発生手段は、マニアル
   テンポ設定器によつて設定されたテンポデータを
   基準テンポデータとして発生する特許請求の範囲
   第１項記載の電子楽器。 ４ 前記基準テンポデータ発生手段は、演奏開始
   時から複数の前記修正テンポデータの平均値を測
   定し、現在発生されている基準テンポデータが前
   記測定した平均値から所定値以上ずれたとき、該
   平均値を新たな基準テンポデータとして発生する
   特許請求の範囲第１項記載の電子楽器。 ５ 演奏操作手段と、 少くとも前記演奏操作手段で演奏すべき楽音の
   タイミング情報を記憶する記憶手段と、 楽曲の進行に合わせて前記記憶手段から記憶デ
   ータを読み出す読出手段と、 前記読出手段によつて読み出された前記タイミ
   ング情報をもとに前記演奏操作手段での操作タイ
   ミングから修正テンポデータを形成する修正テン
   ポデータ形成手段と、 前記修正テンポデータにより前回形成した前回
   のテンポデータを修正して新たなテンポデータを
   形成し、該新たなテンポデータに基づいて前記読
   出手段の読み出しを制御するテンポ制御手段と、 基準テンポデータを発生する基準テンポデータ
   発生手段と、 該基準テンポデータ発生手段から発生される基
   準テンポデータと前記修正テンポデータとのずれ
   分が大きくなる程、前記テンポ制御手段における
   前記修正テンポデータによる前記前回のテンポデ
   ータの修正の度合を小さくするように変更制御す
   る変更制御手段と を具えた電子楽器。 ６ 前記基準テンポデータ発生手段は、外部記録
   手段に予め記録された模範テンポデータを基準テ
   ンポデータとして発生する特許請求の範囲第５項
   記載の電子楽器。 ７ 前記基準テンポデータ発生手段は、マニアル
   テンポ設定器によつて設定されたテンポデータを
   基準テンポデータとして発生する特許請求の範囲
   第５項記載の電子楽器。 ８ 前記基準テンポデータ発生手段は、演奏開始
   時から複数の前記修正テンポデータの平均値を測
   定し、現在発生されている基準テンポデータが前
   記測定した平均値から所定値以上ずれたとき、該
   平均値を新たな基準テンポデータとして発生する
   特許請求の範囲第５項記載の電子楽器。 ９ 演奏操作手段と、 少くとも前記演奏操作手段で演奏すべき楽音の
   タイミング情報を記憶する記憶手段と、 楽曲の進行に合わせて前記記憶手段から記憶デ
   ータを読み出す読出手段と、 前記読出手段によつて読み出された前記タイミ
   ング情報をもとに前記演奏操作手段での操作タイ
   ミングから修正テンポデータを形成するテンポ修
   正データ形成手段と、 前記修正テンポデータにより前回形成した前回
   のテンポデータを修正して新たなテンポデータを
   形成し、該新たなテンポデータに基づいて前記読
   出手段の読み出しを制御するテンポ制御手段と、 基準テンポデータを発生する基準テンポデータ
   発生手段と、 前記基準テンポデータ発生手段から発生される
   基準テンポデータと前記前回のテンポデータとの
   第１のずれ分および基準テンポデータと前記修正
   テンポデータとの第２のずれ分を算出し、前記第
   １のずれ分が前記第２のずれ分よりも大きいとき
   は、前記テンポ制御手段における前記修正テンポ
   データによる前記前回のテンポデータの修正の度
   合を大きく変更制御し、前記第１のずれ分が前記
   第２のずれ分よりも小さいときは、前記テンポ制
   御手段における前記修正テンポデータによる前記
   前回のテンポデータの修正の度合を小さく変更制
   御するテンポ変更制御手段と を具えた電子楽器。 １０ 前記基準テンポデータ発生手段は、外部記
   録手段に予め記録された模範テンポデータを基準
   テンポデータとして発生する特許請求の範囲第９
   項記載の電子楽器。 １１ 前記基準テンポデータ発生手段は、マニア
   ルテンポ設定器によつて設定されたテンポデータ
   を基準テンポデータとして発生する特許請求の範
   囲第９項記載の電子楽器。 １２ 前記基準テンポデータ発生手段は、演奏開
   始時から複数の前記修正テンポデータの平均値を
   測定し、現在発生されている基準テンポデータが
   前記測定した平均値から所定値以上ずれたとき、
   該平均値を新たな基準テンポデータとして発生す
   る特許請求の範囲第９項記載の電子楽器。