JPS60258638A - 磁気デイスク装置の制御方式 - Google Patents
磁気デイスク装置の制御方式Info
- Publication number
- JPS60258638A JPS60258638A JP11602884A JP11602884A JPS60258638A JP S60258638 A JPS60258638 A JP S60258638A JP 11602884 A JP11602884 A JP 11602884A JP 11602884 A JP11602884 A JP 11602884A JP S60258638 A JPS60258638 A JP S60258638A
- Authority
- JP
- Japan
- Prior art keywords
- priority
- drive
- control
- access
- adapters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、１つのドライブを２つのアダプタで同時にア
クセスする場合、一定の優先順位を持ってアクセスする
磁気ディスク装置の制御方式に関する。
クセスする場合、一定の優先順位を持ってアクセスする
磁気ディスク装置の制御方式に関する。
情報処理システムの記憶装置、特に大容量の記憶容量を
持つ外部記憶装置の制御方式には、情報処理システムの
構築内容により各種の方式が実用化されている。
持つ外部記憶装置の制御方式には、情報処理システムの
構築内容により各種の方式が実用化されている。
これらの方式として、第３図に示す様な方式が実施され
ている。即ち、第３図（Ａ）は外部記憶装置群をなすド
ライブ３８〜３ｎを対応する専用アダプタ２ａ〜２ｎで
アクセスする方式であり、第３図（Ｂ）は１つのドライ
ブ３ａ （又は３ｂ）を２つのアダプタ２ａ、 ２ｂで
アクセスする方式である。
ている。即ち、第３図（Ａ）は外部記憶装置群をなすド
ライブ３８〜３ｎを対応する専用アダプタ２ａ〜２ｎで
アクセスする方式であり、第３図（Ｂ）は１つのドライ
ブ３ａ （又は３ｂ）を２つのアダプタ２ａ、 ２ｂで
アクセスする方式である。
尚ドライブ３ａ〜３ｎ専用のアダプタ２８〜２ｎは、ド
ライブ３８〜３ｎ固有の制御を行い、制御袋Ｎｌａ、ｌ
ｂは異なるドライブ３８〜３ｎを共通に制御するもので
ある。
ライブ３８〜３ｎ固有の制御を行い、制御袋Ｎｌａ、ｌ
ｂは異なるドライブ３８〜３ｎを共通に制御するもので
ある。
上記方式の内、第３図（Ｂ）に示す方式は２つのアダプ
タ２ａ、 ２ｂ間の競合関係が生じるため、その制御が
複雑となるが、かかる方式を簡易なハードウェア量でよ
り効率的に、しかも、どちらのアダプタ２ａ、 ２ｂか
らも平等な優先順位を持って制御が可能な制御方式の実
用化が要望されていた。
タ２ａ、 ２ｂ間の競合関係が生じるため、その制御が
複雑となるが、かかる方式を簡易なハードウェア量でよ
り効率的に、しかも、どちらのアダプタ２ａ、 ２ｂか
らも平等な優先順位を持って制御が可能な制御方式の実
用化が要望されていた。
ドライブのアクセス制御の従来方法を図面を参照して説
明する。
明する。
第２図は１つのドライブを２つのアダプタからアクセス
する従来の制御方式を示す。
する従来の制御方式を示す。
２つのアダプタ２ａ、２ｂはそれぞれ非同期に１つのド
ライブ３ａ （同一種類の複数のドライブユニットから
構成されている）をアクセスする。制御部ｆｉｌａ、ｌ
ｂからドライブ３ａをアクセスする情報をレジスタ回路
４ａ、４ｂにそれぞれ格納するが、それぞれのアダプタ
２ａ 、 ２ｂがドライブ３ａ内のどの装置（複数のド
ライブユニットの内の１つのドライブユニット）をアク
セス中かは、各う・ノチ回路５ａ、５ｂでラッチしてお
り、相手のレジスタ回路４ａ、４ｂにその情報を格納さ
せている。
ライブ３ａ （同一種類の複数のドライブユニットから
構成されている）をアクセスする。制御部ｆｉｌａ、ｌ
ｂからドライブ３ａをアクセスする情報をレジスタ回路
４ａ、４ｂにそれぞれ格納するが、それぞれのアダプタ
２ａ 、 ２ｂがドライブ３ａ内のどの装置（複数のド
ライブユニットの内の１つのドライブユニット）をアク
セス中かは、各う・ノチ回路５ａ、５ｂでラッチしてお
り、相手のレジスタ回路４ａ、４ｂにその情報を格納さ
せている。
レジスタ回路４ａ、４ｂは、現在臼アダプタ２ａ、２ｂ
がドライブ３ａ内のどの装置をアクセスさせているかを
格納するアサインレジスタ、ドライブ３ａ内のどの装置
のアクセスを予約しているかを格納するデバイスエンド
レジスタ、相手アダプタ２ａ又は２ｂの割り込み情報を
格納しているパンクチェンジレジスタから構成されてい
る。
がドライブ３ａ内のどの装置をアクセスさせているかを
格納するアサインレジスタ、ドライブ３ａ内のどの装置
のアクセスを予約しているかを格納するデバイスエンド
レジスタ、相手アダプタ２ａ又は２ｂの割り込み情報を
格納しているパンクチェンジレジスタから構成されてい
る。
各レジスタ回路４ａ、４ｂは、上記情報を格納管理して
おり２例えばアダプタ２ａのアクセス状況によリアダブ
ク２ｂからのアクセスを制御している。
おり２例えばアダプタ２ａのアクセス状況によリアダブ
ク２ｂからのアクセスを制御している。
又２つのアダプタ２ａ、２ｂから同時にドライブ３ａに
対するアクセス要求があった時は０例えばアダプタ２ａ
に常に優先権を与えるように制御して、同時に２つのア
ダプタ２ａ、２ｂから１つのドライブ３ａがアクセスさ
れることを防止している。
対するアクセス要求があった時は０例えばアダプタ２ａ
に常に優先権を与えるように制御して、同時に２つのア
ダプタ２ａ、２ｂから１つのドライブ３ａがアクセスさ
れることを防止している。
尚２つのアダプタ２ａｔ２ｂは非同期にドライブ３ａを
アクセスする。
アクセスする。
上記の様うに１つのドライブ３ａが２つのアダプタ２ａ
、２ｂから同時にアクセスする時は一方のアダプタ２ａ
（又は２ｂ）に優先権を与えているため、優先権のな
いアダプタ２ｂ （又は２ａ）は待機状態となり１情報
転送制御にもかなりの時間を要すると言う問題点があっ
た。
、２ｂから同時にアクセスする時は一方のアダプタ２ａ
（又は２ｂ）に優先権を与えているため、優先権のな
いアダプタ２ｂ （又は２ａ）は待機状態となり１情報
転送制御にもかなりの時間を要すると言う問題点があっ
た。
本発明は、上記問題点を解消した新規な磁気ディスク装
置の制御方式を実・現することを目的とするものであり
、該問題点は、アダプタに電源投入時のドライブアクセ
スの優先順位を設定する優先順位設定手段と、電源投入
以降の該ドライブアクセスの優先順位を決定する優先順
位決定手段とを設けてなる本発明による磁気ディスク装
置の制御方式により解決される。
置の制御方式を実・現することを目的とするものであり
、該問題点は、アダプタに電源投入時のドライブアクセ
スの優先順位を設定する優先順位設定手段と、電源投入
以降の該ドライブアクセスの優先順位を決定する優先順
位決定手段とを設けてなる本発明による磁気ディスク装
置の制御方式により解決される。
即ち、２つのアダプタが同一種類のドライブ群をアクセ
スする場合、２つのアダプタそれぞれにアクセス優先順
位決定機能と、同一種類のドライブ群のアクセスに関す
る全ての情報を格納しているアレー回路を持ち、２つの
アダプタが交り二に優先権を持ゲでアクセスするように
したものである。
スする場合、２つのアダプタそれぞれにアクセス優先順
位決定機能と、同一種類のドライブ群のアクセスに関す
る全ての情報を格納しているアレー回路を持ち、２つの
アダプタが交り二に優先権を持ゲでアクセスするように
したものである。
以下本発明の要旨を第１図に示す実施例により具体的に
説明する。
説明する。
第１図（Ａ）は本発明に係るアダプタの一実施例を示す
ブロックダイヤグラム、第１図（Ｂ）は本発明に係るア
ダプタ内インタフェース回路の詳細図をそれぞれ示す。
ブロックダイヤグラム、第１図（Ｂ）は本発明に係るア
ダプタ内インタフェース回路の詳細図をそれぞれ示す。
尚企図を通して同一記号は同一対象物又は内容を示す。
又第１図（Ａ）に示すアダプタ２ａは。
制御部１ａとの情報及び制御信号の遺り取りを行う送受
信回路６ａ。
信回路６ａ。
ドライブ３ａ制御に関する情報の記憶制御及びアダプタ
２ａ （及び２ｂ）相互間のドライブ３ａ制御権の確立
等を行うインタフェース回路７ａ。
２ａ （及び２ｂ）相互間のドライブ３ａ制御権の確立
等を行うインタフェース回路７ａ。
アダプタ２ａ全体の制御を行うアダプタ綜合制御回路８
ａ。
ａ。
ドライブ３ａとの情報及び制御信号の遺り取りを行う送
受信回路９ａ。
受信回路９ａ。
ドライブ３ａに対する情報記録／再生時の同期用周波数
を発信する可変周波数発信部１０ａドライブ３ａへ記録
／再生するデータの転送制御を行うデータ転送制御回路
１１ａ。
を発信する可変周波数発信部１０ａドライブ３ａへ記録
／再生するデータの転送制御を行うデータ転送制御回路
１１ａ。
ドライブ３ａへ記録／再生するデータの誤りを検出し訂
正する誤り検出訂正回路１２ａ。
正する誤り検出訂正回路１２ａ。
から構成されている。
尚第１図（Ａ）に示す実線は情報線９点線は制御線をそ
れぞれ示す。
れぞれ示す。
第１図（Ｂ）に示すインタフェース回路７ａは。
ドライブ３ａに対するアクセス要求（リクエスト）を検
出しそのリクエストが制御部１ａからか制御部ｌｂから
かを判定するリクエノ、ト信号検出・判定部１３ａ。
出しそのリクエストが制御部１ａからか制御部ｌｂから
かを判定するリクエノ、ト信号検出・判定部１３ａ。
アレー回路１５ａを制御するプライマリコンｌ−ｔコー
ル信号を出力しアレー回路１５．ｑの記憶内容によりド
ライブ３ａを制御すると共にアレー回路１５８内容を更
新するコントロール部１４ａ。
ル信号を出力しアレー回路１５．ｑの記憶内容によりド
ライブ３ａを制御すると共にアレー回路１５８内容を更
新するコントロール部１４ａ。
ドライブ３ａの制御に関する情報をプログラムテーブル
上に記憶しているアレー回路１５ａ。
上に記憶しているアレー回路１５ａ。
ドライブ３ａの制御を制御部１ａと制御部１ｂとが交互
に優先するよう決定する優先順位決定部１６ａ。
に優先するよう決定する優先順位決定部１６ａ。
電源投入時のドライブ３ａ制御の優先順位を設定し優先
順位決定部１６ａに出力する初期設定部１７ａ。
順位決定部１６ａに出力する初期設定部１７ａ。
から構成されている、
アレー回路１５ａはメモリ素子をアレー状に構成したも
ので、ドライブ３ａ制御に関する全ての情報をプログラ
ムテーブル上に記憶している。又記憶している情報はア
レー回路１５ａ、 １５ｂ共に、同一時点の同一情報を
記憶するよう制御される。
ので、ドライブ３ａ制御に関する全ての情報をプログラ
ムテーブル上に記憶している。又記憶している情報はア
レー回路１５ａ、 １５ｂ共に、同一時点の同一情報を
記憶するよう制御される。
次にドライブ３ａに対するリクエストが発せられた場合
の制御状況を説明する。
の制御状況を説明する。
面制御部１ａ、制御部１ｂからのリクエストは非同期に
あがるものとし、又本実施例の動作はアダプタ２ａのリ
クエスト処理動作を主体として説明する。
あがるものとし、又本実施例の動作はアダプタ２ａのリ
クエスト処理動作を主体として説明する。
（１）：制御部１ａと制御部１ｂとからそれぞれ時間が
ずれてリクエストが発せられた場合、リクエスト信号検
出・判定部１３ａ（又はリクエスト信号検出・判定部１
３ｂ）は制御部１ａ（又は制御部１ｂ）のリクエストを
検出し、優先順位決定部１６ａに優先順位決定を依頼す
るが、その時点で制御部１ｂ （又は制御部１ａ）から
のリクエストがなければ、制御部１ａ（又は制御部１ｂ
）がアレー回路１５ａ（ドライブ３ａ）を制御する。
ずれてリクエストが発せられた場合、リクエスト信号検
出・判定部１３ａ（又はリクエスト信号検出・判定部１
３ｂ）は制御部１ａ（又は制御部１ｂ）のリクエストを
検出し、優先順位決定部１６ａに優先順位決定を依頼す
るが、その時点で制御部１ｂ （又は制御部１ａ）から
のリクエストがなければ、制御部１ａ（又は制御部１ｂ
）がアレー回路１５ａ（ドライブ３ａ）を制御する。
（２）−制御部１ａと制御部１ｂとから同時にリクエス
トが発せられた場合は、リクエストＣ４号検出・’Ｉ’
ｌｌ定部１３ａ（又は１３ｂ）ではドライブ３ａを制御
する優先順位決定を優先順位決定部１６ａ（又は１６ｂ
）に依頼し１例えば制御部１ａが優先と決定された場
合。
トが発せられた場合は、リクエストＣ４号検出・’Ｉ’
ｌｌ定部１３ａ（又は１３ｂ）ではドライブ３ａを制御
する優先順位決定を優先順位決定部１６ａ（又は１６ｂ
）に依頼し１例えば制御部１ａが優先と決定された場
合。
決定された優先順位にてアレー回路１５ａ（ドライブ３
ａ）を制御する。
ａ）を制御する。
この時点で優先順位の低い制御部Ｉｌｌのリクエストは
アレー回路１５ａ （１５ｂ ）に予約され、優先順位
の高い制御部１ａの制御が終了次第アレー回路１５ｂ
（ドライブ３ａ）を制御する。
アレー回路１５ａ （１５ｂ ）に予約され、優先順位
の高い制御部１ａの制御が終了次第アレー回路１５ｂ
（ドライブ３ａ）を制御する。
上記制御の終了時点では、優先順位決定部１６ａは制御
部１ｂからのリクエストが優先！ｌｌＯ位が商い方にセ
ットし１次のリクエストに備える。
部１ｂからのリクエストが優先！ｌｌＯ位が商い方にセ
ットし１次のリクエストに備える。
（３）ニアタフタ２ａ （２ｂ）へ電源投入した初明設
足時は、初期設定部１７ａ （１７ｂ ）により例えば
、制御部１ａが高い優先順位になるよう設定し、この出
力情報を受けた優先順位決定部１ｆｉａ （１６ｂ ）
は次リクエストに備える。
足時は、初期設定部１７ａ （１７ｂ ）により例えば
、制御部１ａが高い優先順位になるよう設定し、この出
力情報を受けた優先順位決定部１ｆｉａ （１６ｂ ）
は次リクエストに備える。
以上のような本発明によれば、簡易なハードウェア量で
持って迅速にしかも適切な優先順位を持ってアダプタ制
御が出来ると言う効果がある。
持って迅速にしかも適切な優先順位を持ってアダプタ制
御が出来ると言う効果がある。
第１図（Ａ）は本発明に係るアダプタの一実施便を示す
プロソクリイヤダラム。 第１図（Ｂ）は本発明に係るアダプタ内インクフェース
回路の詳細図。 第２図は１つのドライブを２つのアダプタからアクセス
する従来の制御方式。 第３図（Ａ）は１つのドライブを対応する１つの専用ア
ダプタでアクセスする方式。 第３図（Ｂ）は１つのドライブを２つのアダプタでアク
セスする方式。 をそれぞれ示す。 図において。 ｌａ、ｌｂは制御装置、 ２ａ〜２ｎはアダプタ。 ３８〜３ｎはドライブｒ ４ａ＋４ｂはレジスタ回路。 ５ａ、５ｂはランチ回路、６ａ、９ａは送受信回路。 ７ａはインタフェース回路。 ８ａはアダプタ綜合制御回路。 １０ａは可変周波数発信部。 １１ａはデータ転送制御部。 １２ａは誤り検出・訂正回路。 １ 、’（ａはリクエスト信号検出・判定部。 １４ａはコントロール部、１５ａはアレー回路。 １６ａは優先順位決定部、１７ａは初期設定部。 をそれぞれ示す。 茅２ 口
プロソクリイヤダラム。 第１図（Ｂ）は本発明に係るアダプタ内インクフェース
回路の詳細図。 第２図は１つのドライブを２つのアダプタからアクセス
する従来の制御方式。 第３図（Ａ）は１つのドライブを対応する１つの専用ア
ダプタでアクセスする方式。 第３図（Ｂ）は１つのドライブを２つのアダプタでアク
セスする方式。 をそれぞれ示す。 図において。 ｌａ、ｌｂは制御装置、 ２ａ〜２ｎはアダプタ。 ３８〜３ｎはドライブｒ ４ａ＋４ｂはレジスタ回路。 ５ａ、５ｂはランチ回路、６ａ、９ａは送受信回路。 ７ａはインタフェース回路。 ８ａはアダプタ綜合制御回路。 １０ａは可変周波数発信部。 １１ａはデータ転送制御部。 １２ａは誤り検出・訂正回路。 １ 、’（ａはリクエスト信号検出・判定部。 １４ａはコントロール部、１５ａはアレー回路。 １６ａは優先順位決定部、１７ａは初期設定部。 をそれぞれ示す。 茅２ 口
Claims (1)
- 同−ｆｉｌ類の磁気ディスク装置群をなすドライブを専
用にアクセスする複数のアダプタと、前記アダプタに対
応して設置されており、前記アダプタを非同期にそれぞ
れ制御する複数の制御装置とからなるシステムにおいて
、前記アダプタに電源投入時の該ドライブアクセスの優
先順位を設定する優先順位設定手段と、電源投入以降の
該じライブアクセスの優先順位を決定する優先順位決定
・Ｌ段とを設け、前記複数のアダプタの該ドライブに対
するアクセス優先順位、を順次変更することを特徴とす
る磁気ディスク装置の制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11602884A JPS60258638A (ja) | 1984-06-06 | 1984-06-06 | 磁気デイスク装置の制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11602884A JPS60258638A (ja) | 1984-06-06 | 1984-06-06 | 磁気デイスク装置の制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60258638A true JPS60258638A (ja) | 1985-12-20 |
Family
ID=14676972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11602884A Pending JPS60258638A (ja) | 1984-06-06 | 1984-06-06 | 磁気デイスク装置の制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60258638A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010182313A (ja) * | 2002-10-21 | 2010-08-19 | Emulex Design & Manufacturing Corp | 遠隔管理システム |
-
1984
- 1984-06-06 JP JP11602884A patent/JPS60258638A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010182313A (ja) * | 2002-10-21 | 2010-08-19 | Emulex Design & Manufacturing Corp | 遠隔管理システム |
| JP2011018343A (ja) * | 2002-10-21 | 2011-01-27 | Emulex Design & Manufacturing Corp | 遠隔管理システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5721840A (en) | Information processing apparatus incorporating automatic SCSI ID generation | |
| RU2475818C2 (ru) | Способы и системы обмена данными | |
| US7035956B2 (en) | Transmission control circuit, reception control circuit, communications control circuit, and communications control unit | |
| US7032080B2 (en) | Plural station memory data sharing system | |
| US5581550A (en) | Procedure for time spacing of transmittals from cells relating to messages, as well as devices for the implementation of such a procedure | |
| JPS60258638A (ja) | 磁気デイスク装置の制御方式 | |
| JP3178474B2 (ja) | 通信制御装置 | |
| JPH0140432B2 (ja) | ||
| US5875299A (en) | disk access apparatus for performing a stride processing of data | |
| JPS615332A (ja) | 磁気デイスク装置の制御方式 | |
| JP3138597B2 (ja) | バースト信号送出管理用メモリを用いたダイナミックポーリング方式 | |
| JP4472402B2 (ja) | バス装置 | |
| JP2808881B2 (ja) | 電子ディスク制御装置 | |
| JPS60142768A (ja) | デ−タ転送装置 | |
| JPH0323026B2 (ja) | ||
| JP3436984B2 (ja) | Ａｔｍ通信システムのトラフィックシェーピング装置 | |
| JPH0329021A (ja) | プリンタサーバ | |
| JPS6120167A (ja) | デ−タ記憶装置 | |
| JP3743975B2 (ja) | 記憶装置システム | |
| JP3463845B2 (ja) | データ伝送制御装置 | |
| JP2826780B2 (ja) | データ転送方法 | |
| JPH05233028A (ja) | プログラマブルコントローラのデータ授受方法 | |
| JPH05204830A (ja) | 入出力制御装置 | |
| JPS63222549A (ja) | 受信バツフア管理装置 | |
| JPH0290795A (ja) | 時分割スイッチ制御装置 |