JPS6026324B2 - Device for checking operation of writing tuning data into memory in receiver tuning device - Google Patents
Device for checking operation of writing tuning data into memory in receiver tuning deviceInfo
- Publication number
- JPS6026324B2 JPS6026324B2 JP54080144A JP8014479A JPS6026324B2 JP S6026324 B2 JPS6026324 B2 JP S6026324B2 JP 54080144 A JP54080144 A JP 54080144A JP 8014479 A JP8014479 A JP 8014479A JP S6026324 B2 JPS6026324 B2 JP S6026324B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- tuning
- writing
- receiver
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
- H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、テレビ放送、ラジオ放送等の受信機の選局装
置に配設されるメモリに、受信チャネルのプリセツトな
ど、データを書き込むとき、このメモ‘」への書き込み
動作が、実際に所定のシーケンスで正しく行なわれてい
るか、否かを、あるいは操作時のミスなどでメモリされ
ていないことなどの確認を、目視あるいは聴覚等で簡単
に行なえ得るようにする目的から開発されたものである
。[Detailed Description of the Invention] The present invention provides a method for writing data such as reception channel presets into a memory disposed in a channel selection device of a receiver for television broadcasting, radio broadcasting, etc. The purpose is to make it easy to visually or aurally check whether or not the operations are actually being performed correctly in a predetermined sequence, or whether the operations have not been memorized due to an error during operation. It was developed.
さらに具体的には、書き込み動作時間が、数十ミリ秒と
極めて短い時間であるが、表示等のため、2〜3秒の時
間中に伸ばして、目視等で確認できるようにしたもので
ある。たとえば、テレビ受信機の選局装置としては、第
1図に示されるような、半導体タイプのメモリMを備え
たシンセサィザ方式の電子選局装置がある。More specifically, although the writing operation time is extremely short at several tens of milliseconds, it is extended to 2 to 3 seconds for display purposes, etc., so that it can be confirmed visually. . For example, as a channel selection device for a television receiver, there is a synthesizer type electronic channel selection device equipped with a semiconductor type memory M as shown in FIG.
第1図の位相ロックループ(PLL)を使用したシンセ
サィザ式電子選局装置を概略説明すると、1はアンテナ
、2はこのアンテナの後段に配設されるチューナ、3は
このチューナの後段に配置されるプリスケーラ、5,5
aはこのプリスケーラ後段に配設される位相ロックルー
プ部、6はこの位相ロックループ部を形成するロゥパス
フィルタで、このフィル夕の後段はチューナ2に援続さ
れる。To roughly explain the synthesizer type electronic tuning device using a phase-locked loop (PLL) shown in Fig. 1, 1 is an antenna, 2 is a tuner placed after this antenna, and 3 is placed after this tuner. prescaler, 5,5
Reference numeral a denotes a phase-locked loop section arranged after the prescaler, 6 a low-pass filter forming this phase-locked loop section, and the latter stage of the filter is connected to the tuner 2.
COMは、位相ロックループ部5の後段に配設されるマ
イクロコンピュータ、11はこのコンピュータに接続さ
れるキーボード、12はこのコンピュー夕に配設される
表示部である。COM is a microcomputer disposed downstream of the phase lock loop section 5, 11 is a keyboard connected to this computer, and 12 is a display section disposed on this computer.
13はモード入力器で、選局操作をワンタッチ、すなわ
ち1個のキータツチで行なうか、2個のキータッチで行
なうかを指定する。Reference numeral 13 designates a mode input device for specifying whether the channel selection operation is to be performed with one touch, that is, with one key touch, or with two key touches.
14はキープリセット器で、このキープリセット器は、
受信チャネルを1個のキーに記憶させるための指令、な
らびに、この受信チャネルのデータをメモリMに書き込
ませる指令を、それぞれ出力する。14 is a key preset device, and this key preset device is
A command to store the reception channel in one key and a command to write the data of this reception channel into the memory M are output, respectively.
上記の如くなる電子選局装置は、たとえば、モード入力
器13を、2個のキー入力操作に切り換えると、キーボ
ード11の2個のキー操作により、受信可能なチャネル
を選局することができる。たとえば、「6」.「2」と
2個のキー操作をすると、第62チャネルが選局される
。一方、モード入力器13を2個のキー入
用モードにしておき、キープリセット器14のキーメモ
リ用スイッチをオンにすると共に、キーボード11の所
望のキー、たとえば、「2」を押す。The electronic channel selection device as described above can select a receivable channel by operating two keys on the keyboard 11, for example, by switching the mode input device 13 to two key input operations. For example, "6". When the user presses the two keys "2", the 62nd channel is selected. On the other hand, the mode input device 13 is set to a two-key input mode, the key memory switch of the key preset device 14 is turned on, and a desired key on the keyboard 11, for example, "2" is pressed.
つぎにキープリセット器14のチャネルセット用スイッ
チをオンにすると共に、キーボード11の所定のキー、
たとえば、受信チャネルが第62チャネルであるとき、
2個のキー「6」,「2」を押すと、メモリMのキー「
2」に対応するアドレスに、受信チャネルである第62
チャネルの選局データが、書き込まれる。この結果、モ
ード入力器13をワンタッチ操作用のモードにしておく
と、たとえば、キーボード11のキー「2」を押すと、
メモリMから、第62チャネルに対応する選局データが
読み出されて、PLL周波数シンセサィザシステムにセ
ットされ、結果として、第62チャネルが自動的に選局
受信されることになる。Next, turn on the channel setting switch of the key preset device 14, and press the predetermined key of the keyboard 11.
For example, when the receiving channel is the 62nd channel,
When you press the two keys "6" and "2", the memory M key "
The 62nd channel, which is the receiving channel, is added to the address corresponding to "2".
Channel selection data is written. As a result, if the mode input device 13 is set to the one-touch operation mode, for example, when the key "2" on the keyboard 11 is pressed,
Tuning data corresponding to the 62nd channel is read from the memory M and set in the PLL frequency synthesizer system, so that the 62nd channel is automatically tuned and received.
本発明は、上述のような半導体メモリMを備えた選局装
置の改良に係るもので、実施例を第2図にもとづいて説
明すると、CNTはマイクロコンピュータ(COM)と
半導体メモリMとの間に接続されるメモリ用のコントロ
ーラである。The present invention relates to an improvement of a channel selection device equipped with a semiconductor memory M as described above, and an embodiment will be explained based on FIG. 2. It is a controller for the memory connected to the .
このコントローラは、マイクロコンピュータ(COM)
から書き込み命令Mが入力されると、書き込み/読み出
し用のパルスpを、メモリMに出力する。これによりマ
イクロコンピュータ(COM)からの書き込みデータW
Dを、メモリMの所定番地に書き込む。マイクロコンピ
ュータ(COM)から、読み出し命令rdが入力される
と、パルスPをメモリMに出力して、メモリMの所定番
地から読み出しデータ(RD)を読み出す。QI‘ま増
中用のトランジスタで、このトランジスタのゲート端は
、マイクロコンピュータ(COM)の書き込み命令肌の
信号を入力する。This controller is a microcomputer (COM)
When a write command M is input from , a write/read pulse p is output to the memory M. As a result, the write data W from the microcomputer (COM)
D is written to a predetermined location in memory M. When a read command rd is input from the microcomputer (COM), a pulse P is output to the memory M, and read data (RD) is read from a predetermined location in the memory M. This is a transistor for increasing QI', and the gate end of this transistor inputs a write command signal from a microcomputer (COM).
CIはトランジスタQIのコレクタ側に接続される積分
用のキャパシタ、Q2はこのキャパシタに接続されるド
ライバ用のトランジスタ、(LED)は、このトランジ
スタに接続される表示素子である。上記の構成からなる
本発明は、マイクロコンピュータ(COM)から、書き
込み命令のパルスwrが出力されると、数ミリ秒のこの
パルスが、キヤパシタCIによっ積分され、結果として
、表示素子(LED)が、目視で確認できる2〜3秒の
時間中のあいだ発光することになる。CI is an integration capacitor connected to the collector side of the transistor QI, Q2 is a driver transistor connected to this capacitor, and (LED) is a display element connected to this transistor. In the present invention having the above configuration, when the write command pulse wr is output from the microcomputer (COM), this pulse of several milliseconds is integrated by the capacitor CI, and as a result, the display element (LED) However, the light will emit light for a period of 2 to 3 seconds that can be visually confirmed.
さらに説頚を加えると、パルスwrが、トランジスタQ
Iのベースに加わると、このトランジスタQIはオンと
なって、キャパシタCIに電流が流れ、このキヤパシタ
CIが充電される。Adding further explanation, the pulse wr is the transistor Q
When applied to the base of I, this transistor QI turns on and current flows through the capacitor CI, charging it.
キヤパシタCIが充電される2〜3秒の期間、トランジ
スタQ2がオンとなって、発光ダイオードである表示素
子(LED)が、2〜3秒間、発光することになる。ト
ランジスタQ1,Q2は、単安定マルチパイプレータの
動作に近い動作を行なう。なお、トランジスタQ1、キ
ャパシタCI等は、制限電圧発生器21を構成し、トラ
ンジスタQ2、表示素子(LED)等は、スイッチ回路
22を構成する。表示菱贋DPは、制限電圧発生器21
とスイッチ回路22とにより構成される。また、表示素
子(LED)は、発光繁子、あるいは小形ランプであっ
ても良い。以上の如く本発明は、メモリMを有し、この
メモリーこ、各受信チャネルに対応する各選局データを
それぞれ書き込んで記憶し、各選局操作ごとに、この選
局に対応する上記選局データを、上記〆モリから読み出
して、チューナ2に選局電圧を加える受信機の選局装置
に適用されるものである。During the period of 2 to 3 seconds during which the capacitor CI is charged, the transistor Q2 is turned on, and the display element (LED), which is a light emitting diode, emits light for 2 to 3 seconds. Transistors Q1 and Q2 perform an operation similar to that of a monostable multipipulator. Note that the transistor Q1, capacitor CI, etc. constitute a limited voltage generator 21, and the transistor Q2, display element (LED), etc. constitute a switch circuit 22. Display DP is limited voltage generator 21
and a switch circuit 22. Further, the display element (LED) may be a light emitting device or a small lamp. As described above, the present invention has a memory M, in which each channel selection data corresponding to each reception channel is written and stored, and for each channel selection operation, the above channel selection data corresponding to this channel selection is performed. The present invention is applied to a tuning device of a receiver that reads data from the above-mentioned terminal and applies a tuning voltage to the tuner 2.
そし本発明によれば、上記〆モリに上記選局データを書
き込むとき、書き込み命令の信号wrを積分して選局デ
ータの書き込み開始時から一定時間点灯してその後自動
的に消灯し選局操作が行われたことを点滅等により表示
して、外部から確認できるようにしたことを特徴とする
メモリへの書き込み確認方法であるから、メモリへの選
局データの書き込み動作が、実際に行なわれているか、
どうかを、目視等で確認でき、操作者はこの点滅等によ
る表示を確認することにより選局操作から解放されるこ
とになる。この結果、データ書き込み操作時の安心感が
得られると共に、操作誤りがあるか否か等のチェックが
できることになる。According to the present invention, when writing the tuning data into the closing memory, the signal wr of the write command is integrated, the light is turned on for a certain period of time from the start of writing the tuning data, and then the light is automatically turned off to perform the tuning operation. This method of confirming writing to memory is characterized in that it can be confirmed from the outside by displaying, for example, blinking, that the channel selection data has been written to the memory. Are you there?
This can be visually confirmed, and the operator can be freed from the task of selecting a channel by checking the blinking display. As a result, a sense of security can be obtained during the data writing operation, and it is also possible to check whether there is an operational error or not.
第1図は本発明が使用される選局装置のブロック回略図
、第2図は本発明の実施例を示す回路図である。
M:メモリ、2:チューナ、M:書き込み命令(信号)
、DP:表示装置、21:制限電圧発生器、22:スイ
ッチ回路。
第2図
図
舷FIG. 1 is a block schematic diagram of a channel selection device in which the present invention is used, and FIG. 2 is a circuit diagram showing an embodiment of the present invention. M: Memory, 2: Tuner, M: Write command (signal)
, DP: display device, 21: limited voltage generator, 22: switch circuit. Figure 2: Shipboard
Claims (1)
する各選局データをそれぞれ書き込んで記憶し、各選局
操作ごとに、この選局に対応する上記選局データを、上
記メモリから読み出して、チユーナに選局電圧を加える
受信機の選局装置において、 上記選局データを書き込
むときに上記メモリに送られる書き込み命令信号を分岐
する信号分岐手段と、 この分岐された書き込み命令信
号に応答して、所望の長さの連続した制限電圧を形成す
る制限電圧発生器と、 この制限電圧に応答して、書き
込み動作開始から一定時間、光表示素子を動作させるス
イツチ回路と、 を配設したことを特徴とする受信機の
選局装置におけるメモリへの選局データ書き込み動作確
認装置。1 has a memory, writes and stores each tuning data corresponding to each reception channel in this memory, and reads out the tuning data corresponding to this tuning from the memory for each tuning operation. , a channel selection device of a receiver that applies a channel selection voltage to a tuner, comprising: signal branching means for branching a write command signal sent to the memory when writing the tuning data; A limited voltage generator that forms a continuous limited voltage of a desired length, and a switch circuit that operates an optical display element for a certain period of time from the start of a writing operation in response to this limited voltage. A device for checking operation of writing tuning data into memory in a tuning device of a receiver, characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54080144A JPS6026324B2 (en) | 1979-06-27 | 1979-06-27 | Device for checking operation of writing tuning data into memory in receiver tuning device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54080144A JPS6026324B2 (en) | 1979-06-27 | 1979-06-27 | Device for checking operation of writing tuning data into memory in receiver tuning device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS564944A JPS564944A (en) | 1981-01-19 |
| JPS6026324B2 true JPS6026324B2 (en) | 1985-06-22 |
Family
ID=13710067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54080144A Expired JPS6026324B2 (en) | 1979-06-27 | 1979-06-27 | Device for checking operation of writing tuning data into memory in receiver tuning device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6026324B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58107715A (en) * | 1981-12-22 | 1983-06-27 | Sony Corp | Channel selecting device |
| JPS58146987A (en) * | 1982-02-26 | 1983-09-01 | グローリー工業株式会社 | Discharge controller for article discharger |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5546481Y2 (en) * | 1975-09-13 | 1980-10-31 |
-
1979
- 1979-06-27 JP JP54080144A patent/JPS6026324B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS564944A (en) | 1981-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4081752A (en) | Digital frequency synthesizer receiver | |
| US4236251A (en) | Frequency synthesizer receiver having memory for storing frequency data | |
| EP0455821B1 (en) | Receiver | |
| JPS5927124B2 (en) | radio receiver | |
| JPS58107715A (en) | Channel selecting device | |
| US4267603A (en) | Memory control circuit | |
| US5877701A (en) | Radio pager reporting frequency band information | |
| JPS61257084A (en) | Fully automatic station search storage device with on-screen display | |
| JPH0430811Y2 (en) | ||
| US4119915A (en) | Electronic tuning system for radio receivers, with digital memorization of the signal frequency | |
| JP3389566B2 (en) | Radio receiver | |
| JPS61203714A (en) | Automatic storage device for electronic channel selection | |
| JP2962944B2 (en) | Tuning preset method | |
| NL193351C (en) | Tuning chain. | |
| JPS598967B2 (en) | Tuning data storage device | |
| JPS632366B2 (en) | ||
| JPH0434577Y2 (en) | ||
| JPS645381Y2 (en) | ||
| JP3043202B2 (en) | Radio receiver | |
| JPH038605B2 (en) | ||
| JPH051151Y2 (en) | ||
| JP2941084B2 (en) | How to automatically preset electronic devices | |
| JPS5828931B2 (en) | Senkiyokusousou Samo - Dokirikaesouchi | |
| JPS587090B2 (en) | receiving device | |
| JPS59147522A (en) | Channel selecting device |