JPS6026324B2 - 受信機の選局装置におけるメモリへの選局デ−タ書き込み動作確認装置 - Google Patents
受信機の選局装置におけるメモリへの選局デ−タ書き込み動作確認装置Info
- Publication number
- JPS6026324B2 JPS6026324B2 JP54080144A JP8014479A JPS6026324B2 JP S6026324 B2 JPS6026324 B2 JP S6026324B2 JP 54080144 A JP54080144 A JP 54080144A JP 8014479 A JP8014479 A JP 8014479A JP S6026324 B2 JPS6026324 B2 JP S6026324B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- tuning
- writing
- receiver
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
- H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、テレビ放送、ラジオ放送等の受信機の選局装
置に配設されるメモリに、受信チャネルのプリセツトな
ど、データを書き込むとき、このメモ‘」への書き込み
動作が、実際に所定のシーケンスで正しく行なわれてい
るか、否かを、あるいは操作時のミスなどでメモリされ
ていないことなどの確認を、目視あるいは聴覚等で簡単
に行なえ得るようにする目的から開発されたものである
。
置に配設されるメモリに、受信チャネルのプリセツトな
ど、データを書き込むとき、このメモ‘」への書き込み
動作が、実際に所定のシーケンスで正しく行なわれてい
るか、否かを、あるいは操作時のミスなどでメモリされ
ていないことなどの確認を、目視あるいは聴覚等で簡単
に行なえ得るようにする目的から開発されたものである
。
さらに具体的には、書き込み動作時間が、数十ミリ秒と
極めて短い時間であるが、表示等のため、２〜３秒の時
間中に伸ばして、目視等で確認できるようにしたもので
ある。たとえば、テレビ受信機の選局装置としては、第
１図に示されるような、半導体タイプのメモリＭを備え
たシンセサィザ方式の電子選局装置がある。
極めて短い時間であるが、表示等のため、２〜３秒の時
間中に伸ばして、目視等で確認できるようにしたもので
ある。たとえば、テレビ受信機の選局装置としては、第
１図に示されるような、半導体タイプのメモリＭを備え
たシンセサィザ方式の電子選局装置がある。
第１図の位相ロックループ（ＰＬＬ）を使用したシンセ
サィザ式電子選局装置を概略説明すると、１はアンテナ
、２はこのアンテナの後段に配設されるチューナ、３は
このチューナの後段に配置されるプリスケーラ、５，５
ａはこのプリスケーラ後段に配設される位相ロックルー
プ部、６はこの位相ロックループ部を形成するロゥパス
フィルタで、このフィル夕の後段はチューナ２に援続さ
れる。
サィザ式電子選局装置を概略説明すると、１はアンテナ
、２はこのアンテナの後段に配設されるチューナ、３は
このチューナの後段に配置されるプリスケーラ、５，５
ａはこのプリスケーラ後段に配設される位相ロックルー
プ部、６はこの位相ロックループ部を形成するロゥパス
フィルタで、このフィル夕の後段はチューナ２に援続さ
れる。
ＣＯＭは、位相ロックループ部５の後段に配設されるマ
イクロコンピュータ、１１はこのコンピュータに接続さ
れるキーボード、１２はこのコンピュー夕に配設される
表示部である。
イクロコンピュータ、１１はこのコンピュータに接続さ
れるキーボード、１２はこのコンピュー夕に配設される
表示部である。
１３はモード入力器で、選局操作をワンタッチ、すなわ
ち１個のキータツチで行なうか、２個のキータッチで行
なうかを指定する。
ち１個のキータツチで行なうか、２個のキータッチで行
なうかを指定する。
１４はキープリセット器で、このキープリセット器は、
受信チャネルを１個のキーに記憶させるための指令、な
らびに、この受信チャネルのデータをメモリＭに書き込
ませる指令を、それぞれ出力する。
受信チャネルを１個のキーに記憶させるための指令、な
らびに、この受信チャネルのデータをメモリＭに書き込
ませる指令を、それぞれ出力する。
上記の如くなる電子選局装置は、たとえば、モード入力
器１３を、２個のキー入力操作に切り換えると、キーボ
ード１１の２個のキー操作により、受信可能なチャネル
を選局することができる。たとえば、「６」．「２」と
２個のキー操作をすると、第６２チャネルが選局される
。一方、モード入力器１３を２個のキー入 用モードにしておき、キープリセット器１４のキーメモ
リ用スイッチをオンにすると共に、キーボード１１の所
望のキー、たとえば、「２」を押す。
器１３を、２個のキー入力操作に切り換えると、キーボ
ード１１の２個のキー操作により、受信可能なチャネル
を選局することができる。たとえば、「６」．「２」と
２個のキー操作をすると、第６２チャネルが選局される
。一方、モード入力器１３を２個のキー入 用モードにしておき、キープリセット器１４のキーメモ
リ用スイッチをオンにすると共に、キーボード１１の所
望のキー、たとえば、「２」を押す。
つぎにキープリセット器１４のチャネルセット用スイッ
チをオンにすると共に、キーボード１１の所定のキー、
たとえば、受信チャネルが第６２チャネルであるとき、
２個のキー「６」，「２」を押すと、メモリＭのキー「
２」に対応するアドレスに、受信チャネルである第６２
チャネルの選局データが、書き込まれる。この結果、モ
ード入力器１３をワンタッチ操作用のモードにしておく
と、たとえば、キーボード１１のキー「２」を押すと、
メモリＭから、第６２チャネルに対応する選局データが
読み出されて、ＰＬＬ周波数シンセサィザシステムにセ
ットされ、結果として、第６２チャネルが自動的に選局
受信されることになる。
チをオンにすると共に、キーボード１１の所定のキー、
たとえば、受信チャネルが第６２チャネルであるとき、
２個のキー「６」，「２」を押すと、メモリＭのキー「
２」に対応するアドレスに、受信チャネルである第６２
チャネルの選局データが、書き込まれる。この結果、モ
ード入力器１３をワンタッチ操作用のモードにしておく
と、たとえば、キーボード１１のキー「２」を押すと、
メモリＭから、第６２チャネルに対応する選局データが
読み出されて、ＰＬＬ周波数シンセサィザシステムにセ
ットされ、結果として、第６２チャネルが自動的に選局
受信されることになる。
本発明は、上述のような半導体メモリＭを備えた選局装
置の改良に係るもので、実施例を第２図にもとづいて説
明すると、ＣＮＴはマイクロコンピュータ（ＣＯＭ）と
半導体メモリＭとの間に接続されるメモリ用のコントロ
ーラである。
置の改良に係るもので、実施例を第２図にもとづいて説
明すると、ＣＮＴはマイクロコンピュータ（ＣＯＭ）と
半導体メモリＭとの間に接続されるメモリ用のコントロ
ーラである。
このコントローラは、マイクロコンピュータ（ＣＯＭ）
から書き込み命令Ｍが入力されると、書き込み／読み出
し用のパルスｐを、メモリＭに出力する。これによりマ
イクロコンピュータ（ＣＯＭ）からの書き込みデータＷ
Ｄを、メモリＭの所定番地に書き込む。マイクロコンピ
ュータ（ＣＯＭ）から、読み出し命令ｒｄが入力される
と、パルスＰをメモリＭに出力して、メモリＭの所定番
地から読み出しデータ（ＲＤ）を読み出す。ＱＩ‘ま増
中用のトランジスタで、このトランジスタのゲート端は
、マイクロコンピュータ（ＣＯＭ）の書き込み命令肌の
信号を入力する。
から書き込み命令Ｍが入力されると、書き込み／読み出
し用のパルスｐを、メモリＭに出力する。これによりマ
イクロコンピュータ（ＣＯＭ）からの書き込みデータＷ
Ｄを、メモリＭの所定番地に書き込む。マイクロコンピ
ュータ（ＣＯＭ）から、読み出し命令ｒｄが入力される
と、パルスＰをメモリＭに出力して、メモリＭの所定番
地から読み出しデータ（ＲＤ）を読み出す。ＱＩ‘ま増
中用のトランジスタで、このトランジスタのゲート端は
、マイクロコンピュータ（ＣＯＭ）の書き込み命令肌の
信号を入力する。
ＣＩはトランジスタＱＩのコレクタ側に接続される積分
用のキャパシタ、Ｑ２はこのキャパシタに接続されるド
ライバ用のトランジスタ、（ＬＥＤ）は、このトランジ
スタに接続される表示素子である。上記の構成からなる
本発明は、マイクロコンピュータ（ＣＯＭ）から、書き
込み命令のパルスｗｒが出力されると、数ミリ秒のこの
パルスが、キヤパシタＣＩによっ積分され、結果として
、表示素子（ＬＥＤ）が、目視で確認できる２〜３秒の
時間中のあいだ発光することになる。
用のキャパシタ、Ｑ２はこのキャパシタに接続されるド
ライバ用のトランジスタ、（ＬＥＤ）は、このトランジ
スタに接続される表示素子である。上記の構成からなる
本発明は、マイクロコンピュータ（ＣＯＭ）から、書き
込み命令のパルスｗｒが出力されると、数ミリ秒のこの
パルスが、キヤパシタＣＩによっ積分され、結果として
、表示素子（ＬＥＤ）が、目視で確認できる２〜３秒の
時間中のあいだ発光することになる。
さらに説頚を加えると、パルスｗｒが、トランジスタＱ
Ｉのベースに加わると、このトランジスタＱＩはオンと
なって、キャパシタＣＩに電流が流れ、このキヤパシタ
ＣＩが充電される。
Ｉのベースに加わると、このトランジスタＱＩはオンと
なって、キャパシタＣＩに電流が流れ、このキヤパシタ
ＣＩが充電される。
キヤパシタＣＩが充電される２〜３秒の期間、トランジ
スタＱ２がオンとなって、発光ダイオードである表示素
子（ＬＥＤ）が、２〜３秒間、発光することになる。ト
ランジスタＱ１，Ｑ２は、単安定マルチパイプレータの
動作に近い動作を行なう。なお、トランジスタＱ１、キ
ャパシタＣＩ等は、制限電圧発生器２１を構成し、トラ
ンジスタＱ２、表示素子（ＬＥＤ）等は、スイッチ回路
２２を構成する。表示菱贋ＤＰは、制限電圧発生器２１
とスイッチ回路２２とにより構成される。また、表示素
子（ＬＥＤ）は、発光繁子、あるいは小形ランプであっ
ても良い。以上の如く本発明は、メモリＭを有し、この
メモリーこ、各受信チャネルに対応する各選局データを
それぞれ書き込んで記憶し、各選局操作ごとに、この選
局に対応する上記選局データを、上記〆モリから読み出
して、チューナ２に選局電圧を加える受信機の選局装置
に適用されるものである。
スタＱ２がオンとなって、発光ダイオードである表示素
子（ＬＥＤ）が、２〜３秒間、発光することになる。ト
ランジスタＱ１，Ｑ２は、単安定マルチパイプレータの
動作に近い動作を行なう。なお、トランジスタＱ１、キ
ャパシタＣＩ等は、制限電圧発生器２１を構成し、トラ
ンジスタＱ２、表示素子（ＬＥＤ）等は、スイッチ回路
２２を構成する。表示菱贋ＤＰは、制限電圧発生器２１
とスイッチ回路２２とにより構成される。また、表示素
子（ＬＥＤ）は、発光繁子、あるいは小形ランプであっ
ても良い。以上の如く本発明は、メモリＭを有し、この
メモリーこ、各受信チャネルに対応する各選局データを
それぞれ書き込んで記憶し、各選局操作ごとに、この選
局に対応する上記選局データを、上記〆モリから読み出
して、チューナ２に選局電圧を加える受信機の選局装置
に適用されるものである。
そし本発明によれば、上記〆モリに上記選局データを書
き込むとき、書き込み命令の信号ｗｒを積分して選局デ
ータの書き込み開始時から一定時間点灯してその後自動
的に消灯し選局操作が行われたことを点滅等により表示
して、外部から確認できるようにしたことを特徴とする
メモリへの書き込み確認方法であるから、メモリへの選
局データの書き込み動作が、実際に行なわれているか、
どうかを、目視等で確認でき、操作者はこの点滅等によ
る表示を確認することにより選局操作から解放されるこ
とになる。この結果、データ書き込み操作時の安心感が
得られると共に、操作誤りがあるか否か等のチェックが
できることになる。
き込むとき、書き込み命令の信号ｗｒを積分して選局デ
ータの書き込み開始時から一定時間点灯してその後自動
的に消灯し選局操作が行われたことを点滅等により表示
して、外部から確認できるようにしたことを特徴とする
メモリへの書き込み確認方法であるから、メモリへの選
局データの書き込み動作が、実際に行なわれているか、
どうかを、目視等で確認でき、操作者はこの点滅等によ
る表示を確認することにより選局操作から解放されるこ
とになる。この結果、データ書き込み操作時の安心感が
得られると共に、操作誤りがあるか否か等のチェックが
できることになる。
第１図は本発明が使用される選局装置のブロック回略図
、第２図は本発明の実施例を示す回路図である。 Ｍ：メモリ、２：チューナ、Ｍ：書き込み命令（信号）
、ＤＰ：表示装置、２１：制限電圧発生器、２２：スイ
ッチ回路。 第２図 図 舷
、第２図は本発明の実施例を示す回路図である。 Ｍ：メモリ、２：チューナ、Ｍ：書き込み命令（信号）
、ＤＰ：表示装置、２１：制限電圧発生器、２２：スイ
ッチ回路。 第２図 図 舷
Claims (1)
- １ メモリを有し、このメモリに各受信チヤネルに対応
する各選局データをそれぞれ書き込んで記憶し、各選局
操作ごとに、この選局に対応する上記選局データを、上
記メモリから読み出して、チユーナに選局電圧を加える
受信機の選局装置において、 上記選局データを書き込
むときに上記メモリに送られる書き込み命令信号を分岐
する信号分岐手段と、 この分岐された書き込み命令信
号に応答して、所望の長さの連続した制限電圧を形成す
る制限電圧発生器と、 この制限電圧に応答して、書き
込み動作開始から一定時間、光表示素子を動作させるス
イツチ回路と、 を配設したことを特徴とする受信機の
選局装置におけるメモリへの選局データ書き込み動作確
認装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54080144A JPS6026324B2 (ja) | 1979-06-27 | 1979-06-27 | 受信機の選局装置におけるメモリへの選局デ−タ書き込み動作確認装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54080144A JPS6026324B2 (ja) | 1979-06-27 | 1979-06-27 | 受信機の選局装置におけるメモリへの選局デ−タ書き込み動作確認装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS564944A JPS564944A (en) | 1981-01-19 |
| JPS6026324B2 true JPS6026324B2 (ja) | 1985-06-22 |
Family
ID=13710067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54080144A Expired JPS6026324B2 (ja) | 1979-06-27 | 1979-06-27 | 受信機の選局装置におけるメモリへの選局デ−タ書き込み動作確認装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6026324B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58107715A (ja) * | 1981-12-22 | 1983-06-27 | Sony Corp | 選局装置 |
| JPS58146987A (ja) * | 1982-02-26 | 1983-09-01 | グローリー工業株式会社 | 物品投出機の投出制御装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5546481Y2 (ja) * | 1975-09-13 | 1980-10-31 |
-
1979
- 1979-06-27 JP JP54080144A patent/JPS6026324B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS564944A (en) | 1981-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4081752A (en) | Digital frequency synthesizer receiver | |
| US4236251A (en) | Frequency synthesizer receiver having memory for storing frequency data | |
| EP0455821B1 (en) | Receiver | |
| US4403344A (en) | Receiver having program reserving function | |
| JPS5927124B2 (ja) | ラジオ受信機 | |
| US4267603A (en) | Memory control circuit | |
| JPS6026324B2 (ja) | 受信機の選局装置におけるメモリへの選局デ−タ書き込み動作確認装置 | |
| US5877701A (en) | Radio pager reporting frequency band information | |
| JPS61257084A (ja) | オンスクリ−ン表示付全自動探局記憶装置 | |
| JPH0430811Y2 (ja) | ||
| US4119915A (en) | Electronic tuning system for radio receivers, with digital memorization of the signal frequency | |
| JP3389566B2 (ja) | ラジオ受信機 | |
| JPS61203714A (ja) | 電子選局自動記憶装置 | |
| NL193351C (nl) | Afstemketen. | |
| JPS598967B2 (ja) | 選局デ−タ記憶装置 | |
| JPS632366B2 (ja) | ||
| JPH0434577Y2 (ja) | ||
| JPS645381Y2 (ja) | ||
| JP3043202B2 (ja) | ラジオ受信機 | |
| JPH038605B2 (ja) | ||
| JPH051151Y2 (ja) | ||
| JP2941084B2 (ja) | 電子装置の自動プリセット方法 | |
| JPH0113461Y2 (ja) | ||
| JPS5828931B2 (ja) | センキヨクソウサモ−ドキリカエソウチ | |
| JPS587090B2 (ja) | 受信装置 |