JPS60263375A - 音響信号の時間軸変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ ″　本発明は、楽音信号等の音響信号を入力しＰＣＭ（
パルス符号化変調）によって符号化等の処理を行ない、
その信号の時間軸を圧縮又は伸張して−３− 音響信号を出力することにより楽音あるいは音声の音程
を変化させる符号化音響信号処理を行なう音響信号の時
間軸変換装置に関する。

［従来技術］ 楽音信号や音声信号を処理する音響機器として、音響信
号（原音）を入力しＰＣＭ符号化等の処理によりデジタ
ル信号に変換し、このデジタル音響信号をブロック毎に
切分して一旦メモリに書き込み、そして、これらの信号
を各ブロックの時間軸の圧縮や伸張を行なって読み出す
際に、これに伴うブロックの反復読み出しや飛び越し読
み出しを所定の手順に従って行なって、入力した音響信
号をほぼ実時間で音の長さを変えずに音程を変化させる
符号化音響信号処理による音響信号の時間軸変換装置の
開発が進められている。

しかし、この種の時間軸変換装置では、信号の圧縮、伸
張に伴う反復読み出し、読み飛ばしなどの処理をその各
信号ブロックの相関関係を見ながら複９ｆｌなアルゴリ
ズムによって行なう必要があるため、その処理による遅
れが大きく、この様な音−４− 響信号の時間軸変換処理を入力信号を入力しながらほと
んど実時間で処理し、出力することは不可能であり、ま
た、処理回路も極めて複雑化する問題があった。

一方、これらのアルゴリズムを省略し装置を簡素化する
と、音響信号としての情報量が著しく低下し、復号化さ
れた音響信号（再生音）の音質、聴感等が劣化するとい
う問題があった。

［発明の目的］ 本発明の目的は、音の長さを変えずに音程を変化させる
処理、即ち音響信号の圧縮又は伸張を行なう時間軸変換
の処理を聴覚上、実時間とみなされる速さで行なうこと
ができ、比較的簡単な回路構成で明快度や聴覚の良好な
音響信号を得ることのできる音響信号の時間軸変換装置
を提供することにある。

〔発明の構成］ かかる目的を達成する為になされた本発明の構成は、 アナログ音響信号を入力し、ＰＣＭによってデー　５　
− ィジタル信号に符号化するＰＣＭ符号化手段Ａと、該ア
ナログ音響信号の所定の同一位相部分に対応した前記デ
ィジタル信号に切分点を意味するマークを施こすことに
よって、前記ディジタル信号を所定のブロック長に分け
ると共に、所定の時間軸に沿った符号化情報として読み
書き可能な記憶手段Ｂに所定のアドレスから順次書き込
む符号化情報書込手段Ｃと、 前記記憶手段Ｂに記憶された符号化情報を、所定の比率
で時間軸を変換し、該符号化情報に付されたマークによ
って区分されたブロック毎に、所定のアドレスから符号
化信号として読み出す符号化信号続出手段りと、 該読み出された符号化信号をアナログ音響信号に復号化
するＰＣＭ復号化手段Ｅと、 を備えた音響信号の時間軸変換装置において、前記記憶
手段への符号化情報の書き込み及び読み出しの際に、該
符号化情報に付されたマークを検出し、書き込み時と読
み出し時のマーク検出間隔の違いに基づいてアドレス設
定信号を出力する−　６　− マーク検出手段「と、 前記符号化情報書込手段Ｃがマークを付した符号化情報
を前記記憶手段Ｂに書き込む際のアドレスのうち最新の
アドレスとそのひとつ前のアドレスとを一時的に記憶し
、前記マーク検出手段が出力するアドレス設定信号に応
じて該一時的に記憶されたアドレスのうちいずれかのア
ドレスを次の読み出しを行なうブロックの先頭アドレス
として予め設定するアドレス設定手段Ｇと、 を備えたことを特徴とする音響信号の時間軸変換装置を
要旨としている。

以下、本発明の実施例を図面に基づいて説明する。

［実施例］ 第２図は、楽音や音声等のアナログ音響信号を入力し、
ＰＣＭ符号化処理を行なうと共に、音の長さつまり再生
速度を変えずに符号化信号の圧縮ｆ　・伸張を伴う時間
軸変換を行なって復号化された音響信号の再生音の音程
を微妙に変化させる音響信号の時間軸変換装置のブロッ
ク図を示してＣ）−７− る。２は入力端子１から入力された音声や楽音信号等の
アナログ音響信号を入力してフィルタリングを行なう入
力フィルタであり、音響信号処理に不要な周波数成分や
雑音を除去し帯域の設定を行なう。３は入力フィルタ２
から送られる入力信号の振幅圧縮を行なうコンプレッサ
であり、ノイズリダクション動作のために信号振幅の圧
縮を行ない、後述する復号化回路のエキスパンダでは信
号の増幅が行なわれる。４はコンプレッサ３から送られ
るアナログ音響信号を標本化するサンプル・ホールド回
路であり、書込・続出コントローラ８から送られるサン
プリングパルスの時間間隔により、連続的な音響信号波
形の瞬間、瞬間の振幅値がサンプル値として取り出され
る。５はサンプル・ホールド回路４により標本化された
信号を量子化して２進数の符号化データに変換するＡ／
Ｄ変換器である。本実施例においては以上のフィルタ２
ないしＡ／Ｄ変換器５がＰＣＭ符号化手段を構成してい
る。６はＡ／Ｄ変換器５がら送られる符号化された符号
化情報（データ）を、読書き可能−８− メモリ（ＲＡＭ）７内に設けられた音響信号の数ブロッ
ク分の記憶容量をもつレジスタに順次記憶するためにラ
ッチする書込ラッチであり、書込・続出コントローラ８
から供給されるラッチ信号によりデータを一時記憶し、
ＲＡＭ７に後述するマルチプレクサから書込み許可信号
が送られた時、データバスを通してＲＡＭ７に符号化デ
ータが送られ、ＲＡＭ７の指定されたアドレスに符号化
データが順次書き込まれる。

９は、ＲＡＭ７への符号化データの書き込みを行なう際
、例えば、その最下位ビット（Ｌ　Ｓ　Ｂ　）に、信号
の圧縮・伸張による時間軸変換を行なう時のＲＡＭ７か
らの読み出しブロックの切分点を指定するマーク〈例え
ば論理「１」の符号〉を付すマーキング回路である。こ
のマーキング回路９には、アナログ音響信号をＡ／Ｄ変
換器５によりに変化した時に、これをネガティブゴーイ
ング時のゼロクロス点として検出し、マーキング指令信
−９− 号を出力するゼロクロス検出部と、このマーキング指令
信号を受けて、Ａ／Ｄ変換器５がら出力される符号化デ
ータにおける例えば最下位ビット（ＬＳＢ）にブロック
の切分点を示すマーク（例えば論理「１」の符号）を付
与するマーキング部とが設けられている。

１０は、予め設定された時間だけマーキング回路９のゼ
ロクロス検出部から出力されるマーキング指令信号をマ
スクしてその信号の出力を中止させるタイマ回路であり
、ゼロクロス検出部から出力されるマーキング指令信号
の立ち一トリ時から所定のマスク時間だけ高レベルのマ
スク用信号をゼロクロス検出部に出力する。なお、タイ
マ回路１０には、無音入力時に作動する第２タイマ部が
付属され、無音入力信号が続く場合、すなわち、ブロッ
クを指定する切分点のマーキングがメモリを一循するよ
うな長い時間にわたって行なわれない場合をなくすため
に、第２タイマ部に設定された時間が経過してもマーキ
ング回路９のゼロクロス検出部からマーキング指令信号
が出力されない場−１０− 合、強制的にマーキング回路９のマーキング部へマーキ
ング指令信号を出力するように構成されている。

上述の書込ラッチ６、書込・読出コントローラ８の一部
、マーキング回路９及びタイマ回路１０等は符号化情報
書込手段を構成しており、Ａ／Ｄ変換器５によって変換
されたディジタル信号に上記のマークを施してこれを所
定のブロック長に分けると共に、所定の時間軸に沿った
符号化情報として記憶手段（ここではＲＡＭ７のレジス
タ〉へ書き込むよう働く。即ち、端子１から入力された
アナログ音響信号は所定の周期でサンプリングされ量子
化され符号化されて、ブロック毎にＲＡＭ７内のレジス
タに記憶されてゆく。

ここにおいて、時間軸変換を行なう時のＲＡＭ７からの
読み出しブロックの長さは切分点を示すマークの時間間
隔、すなわちタイマ回路１０の設予 定時間によって決定され、このタイマ回路の設定時間は
、制御回路１１の動作により、時間軸変換による信号の
圧縮又は伸張の程度、つまり原音と−１１− 再生音とのピッチ比に応じて制御される。すなわち、通
常書き込み時のブロックの長さが一定であると、再生音
の長さを一定とした時間軸変換を行なった場合、信号の
圧縮又は伸張の程度によって読み出された信号のブロッ
ク毎の切分点の数が大きく変化してしまうが、これに対
してこの制御回路１１はピッチ比の変更に対して、この
切分点の数の変化を少なくするように書き込み時のブロ
ックの長さを制御する。そこで、制御回路１１は、可変
クロック信号発生器１３から出力される読出クロック信
号ｉの周期と書込みクロック信号りの周期との比を可変
クロック信号発生器１３からのピッチ比倍＠１０によっ
て検出し、この書き込み読み出しの周期の比、つまり、
ピッチ設定手段であるピッチ設定器１２によって設定さ
れた原音と再生音とのピッチ比が大きい場合、即ち、時
間軸の圧縮にはその程度に応じてタイマ回路１０の設定
時間（第４図Ｔｍ）を長くし、逆に、設定されたピッチ
比が小さい場合にはその程度に応じてタイマ設定時間Ｔ
ｌ１１を短くするように動作する。この−１２− 制御回路１１は、実際には書込・読出コントローラ８．
マーキング回路９及びタイマ回路１０等と共に１個のゲ
ートアレイにより構成されている。

ピッチ設定器１２は入力音に対し、再生音のピッチを高
くあるいは低く変えるためにその原音と再生音のピッチ
比を設定するものであって、その操作によりＲＡＭ７か
らの符号化データの読み出し速度を調節して原音の長さ
を変えずに音程が変えられる。このピッチ設定器１２は
読出カウンタＡ１４ａ、Ｂ１４ｂに印加する続出クロッ
ク信号１の周期を変えるように、可変クロック信号発生
器１３に設けられた可変抵抗器として構成される。

１５は書込・続出コントローラ８と書込カウンタ１６に
クロック信号を出力するクロック信号発生器であって、
書込カウンタ１６にはＲＡＭ７へのアドレッシング用に
分周された書込みクロック信号りが送られる。一方、書
込・読出コントローラ８では、クロック信号発生器１５
から送られたクロック信号から、サンプルパルス信号ａ
）Ａ／Ｄ変模器５用のＡ／Ｄコンバート基準クロりク信
−１３− 号り１書込うッチ信号Ｃ、ＲＡＭ７へ印加するメモリ書
込可能信号ｄ、メモリ読出可能信号ｅ１読出ラッチ信号
’１＋ｆ２、及びＲＡＭ７の書き込みと読み出し動作を
切り換えるマルチプレクサ１７に送る選択パルス信号９
がそれぞれつくられる。

そして符号化データのＲＡＭ７への書き込みと読み出し
のタイミングが、例えば書込クロック信号りの一周期の
間に連続して行なわれるようにコントロールされる。′
書込カウンタ１６はＲＡＭ７内の符号化データ用エリア
のアドレスに対応する値を示すリングカウンタでありク
ロック信号りを入力してカウントし、書込アドレスをマ
ルチプレクサ１７を介してＲＡＭ７へ送る。よって、符
号化データのＲＡＭ７への書き込みは、符号化データが
先ず、書込・読出コントローラ８から書込ラッチ６へ送
られる書込ラッチ信号Ｃにより書込ラッチ６で一時記憶
され、データバスにセットされた後、ＲＡＭ７への書込
可能信号ｄをアクティブにして、マルチプレクサ１７が
書き込み側に切り換えられている間、書込カウンタ１６
によって指定−１４− されるアドレスに符号化データが順次書き込まれて行な
われる。

１８はラッチＣ１９とラッチＤ２０を制御する続出コン
トローラであって、両ラッチＣ１９，Ｄ２０と共にアド
レス設定手段を構成しているが、第３図に示ずようなり
タイプのノリツブフロップとゲートを備えた回路から構
成され、マーキング回路９からマーキング信号１ｙｌａ
を入力し、このマーキング信号Ｍａに同期したラッチ可
能信号０゜ｑ及びストローブ信号ｒ、ｐをラッチＣ１９
とラッチＤ２０に送り、マーキング信号Ｍａの示すブロ
ック切分点のタイミングでラッチＣ１９とラッチＤ２０
は交互に書込カウンタ１６から送られるアドレス情報を
一時記憶していく。

２１はマーク検出手段としてのマーク検出回路であり、
ＲＡＭ７に順次書き込まれていく符号化データに付され
たブロック切分点のマーク信号ｍｆ　を検出すると共に
、第５図のタイミングチャートに示すように、符号化デ
ータの読み出し時にその読み出し速度に応じて符号化デ
ータ中のマークを−１５− 検出しマーク検出信号［）ｅを出力し、２つのマーク信
号ｍの間にマーク検出信号［］ｅが２つ発生した時、２
つ目のマーク検出信＠Ｄｅに同期してロード信号ｎを発
生する。そして、このロード信号ｎは１つおきにロード
信＠ｊ１とロード信号ｊ２に分けられ、オアゲート２１
ａ　、２１ｂを介してそれぞれ２つの読出カウンタへ１
４ａ、読出カウンタＢ　１４　ｂに送られ、読出カウン
タＡ、Ｂはこのロード信＠ｊ　＋　、　ｊ　２によって
ラッチＣ１９またはラッチ０２０により読み出しの先頭
となるアドレスデータをプリセットする。尚、このよう
な２つの読出カウンタＡ、Ｂを使用し、２系統に分けて
符号化データの読み出しを行なう理由は、信号のブロッ
ク切分点において符号化データの読み飛ばしや、反復読
み出しをする場合の信号のピッチや振幅の相異による波
形のずれによるノイズをすくなくするためであり、エン
ベロープ回路２２ａ、２２ｂから出力される相互に反転
したエンベロープ信号Ｅｎ　Ａ、Ｅｎ　Ｂは読出ラッチ
Ａ２３ａ。

読出ラッチＢ２３ｂからの符号化データがそれぞ−１６
− れ入力される２つのＤ／Ａ変換器２４ａと２４ｂのレフ
ァレンス入力に印加され、各ブロックは直ちに接続され
るのではなく、前のデータブロックが切分点を過ぎたら
その出力を徐々に絞り、新しいデータブロックは切分点
から次第にその出力を上げるようにして、ブロック切分
点での信号の接続を行なっている。

前記２３ａと２３ｂはそれぞれ２系統の読出しラッチで
あり、書込・続出コントローラ８からの読出ラッチ信号
ｆ１またはｆ２をマルチプレクサ１７への選択パルス信
号０の読み出し選択に同期して順次入力し、マルチプレ
クサ１７が読み出し側に切り換えられている時、読出カ
ウンタＡ１４ａまたは８１４ｂによってアドレス指定さ
れ、ＲＡＭ７からデータバスに読み出された符号化デー
タをラッチする。

以上の読出カウンタＡ１４ａ　、Ｂ１４ｂ　、マルチプ
レクサ１７、読出コントローラ１８、ラッチ１９．２０
．マーク検出回路２１及び読出しラッチ２３ａ　、２３
ｂが書込・読出コントローラ８の−１７− 一部と共に符号化信号読出手段を構成している。

２４ａ、２４ｂは読出しラッチＡ、Ｂでラッチされた符
号化信号を入力してこれをアナログ信号に変換するＤ／
Ａ変換器であり、Ｄ／Ａ変換器２４ａ、２４ｂから出力
される信号は積分器２５に送られて積分され、そして入
力時にコンプレッサ３で圧縮された信号振幅を元に戻す
ためにエキスパンダ２６に送られ、更に出力フィルタ２
７に送られ、出力端子２８から時間軸変換されピッチを
変えられたアナログ音響信号が得られるように構成され
る。以上のＤ／Ａ変換器２４ａ　、２４ｂ　。

積分器２５、エキスパンダ２６及び出力フィルタ２７が
ＰＣＭ復号手段に相当している。

なお、第２図のブロック図では示していないが、楽音信
号等の原音を入力して単にその音程を時間軸変換処理に
より変えて出力するのみではなく、出力側にミキサー回
路を設けて原音信号とその原音に対し協和音程を形成す
る特定のピッチ比をもつ時間軸変換処理再生音信号とを
ミキシングして出力することにより、例えば単一の音源
より３度−１８＝ や５度のハーモニーをもつ協和音を発生させることもで
きる。

又、ＲＡＭ７内に符号化されて記憶されたディジタル信
号を串に所定の時間だけ遅延して再成し、これを原音信
号とミキシングして出力することにより、原音であるア
ナログ音響信号にエコーをかけることも容易である。

次に、第４図乃至第８図の波形図、タイミングチャート
を参照して時間軸変換装置の動作を説明する。ここで第
４図は符号化信号にマークを付してブロック長を設定す
るマーキングの動作を示すタイミングチャート、第５図
は音響信号の時間軸変換の一例として音響信号を圧縮す
る時の処理とこれに伴う符号化信号の一部のブロックの
反復読出しの処理を示すグラフとその動作を示す各信号
のタイミングチャートとを対応させて示す説明図、第６
図はアドレス設定手段としての読出コントＯｆ　−ラ１
８とラッチＣ１９，Ｄ２０の動作を示す各信号（Ｍａな
いしラッチＣ，Ｄ出力）のタイミングチャート、第７図
は音響信号を伸長する時の処−１９− 理とこれに伴う符号化信号の一部のブロックの読みとば
しの処理を示すグラフとその動作を示す各信号（Ｄｅな
いしｊ２　）のタイミングチャートとを対応させて示す
説明図、第８図は積分器２５の入力波形のエンベロープ
を模式的に示した図、である。各図は、以下の説明にお
いて本発明実施例の音響信号の時間軸変換装置の動作を
より一層明らかにする為に適宜引用する。

音響信号の時間軸変換装置を使用する場合、先ず、ピッ
チ設定器１２によって、入力される原音と出力される再
生音のピッチ比（音程比）が設定される。例えば、ピッ
チ比を１：２に設定した場合には原音に対し再生音の撮
動数が２倍に変換されることを意味し、例えば入力楽音
信号が［ド］の音であれば、再生音は−オクターブ高い
関係にある「ド」の音ということになる。このピッチ比
の設定により可変クロック信号発生器１３のクロック信
号の周期は、書き込み側の回路に送られるクロック信号
発生器１５の固定クロック信号の周期を基準としてその
ピッチ比に反比例して調整さ−２〇　− れ、信号の書き込み透面を基準にして読み出し速度がピ
ッチ比に比例して増加することになる。

ピッチ比の設定が終り、装置の動作が開始されると、制
御回路１１は、クロック信号発生器１５から出力される
固定の書込みりＯツク信号りと可変クロック信号発生器
１３から出力される読出しクロック信＠１の周期の比を
ピッチ比信号１０によって検出し、この周期比の逆数つ
まりピッチ比に基づき、そのピッチ比が１以上つまり信
号の圧縮を行なう場合にはその程度に応じてタイマ回路
１０の設定時間（Ｔｎ＋　）を長くし、逆にピッチ比が
１以下で信号の伸張を行なう場合にはその稈麿に応じて
タイマ回路１０の設定時間（Ｔｍ　）を短くするように
制御する。このタイマ回路１０の設定時間制御により、
圧縮あるいは伸張処理に係わらず、読み出される信号の
ブロック長がほぼ一定となり、ピッチ比を大きくした圧
縮処理の際に生ずる再生時のブロック切分点の増加によ
る音質の劣化や、ピッチ比を小さくした伸張処理の際に
生ずる再生音の遅れを解消することができる。

＝　２１　＝ 楽音信号等の音響信号は、入力端子１から入力され、入
力フィルタ２を通ることにより信号処理に不要な周波数
成分や雑音が信号から除去され、コンプレッサ３に送ら
れる。コンプレッサ３ではノイズリダクション等のため
に音響信号の振幅圧縮が行なわれ、振幅圧縮されたアナ
ログ音響信号はＰＣＭ符号化処理回路に送られ、先ず、
サンプル・ホールド回路４に入力されてサンプリングが
行なわれる。サンプリングは書込・読出コントローラ８
から送られるサンプリングパルス信号ａの時間間隔で行
なわれ、各振幅値がサンプル値として保持される。サン
プル・ホールド回路４により標本化された信号は、次に
Ａ／Ｄ変換器５に送られ、量子化された信号データとし
て２進数に符号化される。Ａ／Ｄ変換器５でＰＣＭ符号
となった音響信号の符号化データは、次に書込ラッチ６
に送られ、書込・読出コントローラ８から供給されるラ
ッチ信号Ｃによってラッチされる。そして、書込ラッチ
６でラッチされた符号化データは、順次、ＲＡＭ７に送
られ、書込カウンタ１６からマー　２２　− ルチプレクサ１７を介して供給されるアドレス信号に基
づいてアドレスされながらＲＡＭ７内に符号化の周期に
同期して書き込まれていく。

一方、Ａ／Ｄ変換器５から符号化データが書込ラッチ６
に送られ一時記憶される際、その符号化データの最下位
ビットに、信号のブロック切分点を示すマークが制御回
路１１によって制御されたタイマ回路の設定時間に基づ
く間隔で、かつ音響信号のゼロクロス位置において次の
ように付与される。

即ち、第４図に図示する如く、入力端子１から入力され
た音響信号ＳはＡ／Ｄ変換器５により符号化データに変
換されるが、補数表現を用いる２進数の符号化データに
あってはその最上位ビット（ＭＳＢ）は符号化データの
値の正負の符号を表わしている。従って符号化データの
最上位ビット（ＭＳＢ）がＯから１に変化した時、マー
キングξ　回路のマーキング部はネガティブゴーイング
のゼロクロス点としてマーキング指令信号Ｕを発生し、
書込みラッチ６にラッチされる符号化データにお−２３
− ける例えば最下位ビットにブロックの切分点を示すマー
クが例えば論理「１」の符号として付される。

尚、無音信号が続く場合には音響信号のゼロクロス点を
検出できず、マーキングを行なうことができないが、こ
のような場合には、タイマ回路１０内の第２タイマ部が
、タイマ回路１０のマスク信号Ｖの立ち下り時から設定
されたディレィ時間後に出力信号をゼロクロス検出部に
出力し、無条件でマーキング指令信号を発生させ、上記
と同様にブロックの切分点を示すマークが符号化データ
の一部に付与される。勿論第２タイマ部の設定ディレィ
時間もタイマ回路１０のマスク時間と同様に制御回路１
１により制御される。

一方、ＲＡＭ７に記憶された符号化データは読み出し側
の回路の動作により、ピッチ設定器１２で設定されたピ
ッチ比に基づく読み出し速度で且つ信号の圧縮又は伸張
を行ないながら所定の手順に従って、実時間で以下のよ
うにＲＡＭ７から読み出される。

−２４− 先ず、時間軸の圧縮と反復読み出しを行なって再生音の
ピッチを上げる場合を、第５図により説明する。第５図
のグラフは書き込みと読み出しの各カウンタのアドレス
の時間的変化を示したものであり、実線Δは書き込みの
際のアドレスの変化を、一点鎖線Ｂは読み出しの際のア
ドレスの変化を示し、図中の点ａ乃至ｆは書き込み時の
ブロック切分点のマークである。マーク検出回路２１で
は、書き込み時に符号化データに付されたマークを示す
マーク信号ｍが入力され、読み出しの際、読出しカウン
タＡ１４ａ　、Ｂ１４ｂのアドレスがこのブロック切分
点を示すマークのアドレス（点ａ乃至ｆ）に来た時アク
ティブになるマーク検出信号Ｄｅを発生する。そして、
この書き込み時のマーク信号圃と読み出し時のマーク検
出信号［）ｅを比較して、連続する２つのマーク信号−
の間にマーク検出信号Ｄｅが２つ発生した時、２つ目の
マーク検出信号Ｄｅに同期してマーク検出回路２１にお
いてロード信号ｎが発生される。そして、ロード信号ｎ
は１つおきにロード信号Ｊ１とロー−２５− ド信号ｊ２に分けられ、オアゲー１−２１８．２１ｂを
介してそれぞれ２つの読出しカウンタＡ１４ａ、読出し
カウンタＢ１４ｂに送られ、読出しカウンタＡ１４ａ　
、Ｂ１４ｂはこのロード信号ｊ１とｊ２によってラッチ
Ｃ１９，Ｄ２０でラッチされている読み出しの先頭とな
るアドレスデータをプリセットし、そのアドレスにより
クロック信号１でカウントを進める。そして、書込み読
出しコントローラ８からマルチプレクサ１７に送られる
選択パルス信号ｇによってマルチプレクサ１７が読み出
し側に切り換えられた時、ＲＡＭ７への読出し可能信号
ｅがアクティブにされ、読出しカウンタＡ１４ａ、また
はＢ１４ｂにより指定されたアドレスから符号化データ
が順次読み出される。

この様に、データの書き込み速度を示す実線Ａの傾きに
対し、読み出し速度を示す一点鎖線Ｂの傾きが大きい時
つまり時間軸の圧縮が行なわれる時、連続するマーク信
号ｌの間に２つのマーク検出信号Ｄｅが検出信号が発生
する場合、もう一度前のブロックを反復して読み出す動
作を行なって、−２６− 読み出しデータのアドレスが書き込みデータのアドレス
を追い越すことを防止し、時間軸圧縮時に必要最小限度
のブロックの反復読み出しを行なうことにより、信号ブ
ロックの接続箇所が減少し聴感が改良される。

そして、ＲＡＭ７から読み出され、データバスにセット
アツプされた符号化データは、書込み読出しコントロー
ラ８から出力される読出しラッチ信号ｆ、、ｆ２により
読出しラッチＡ２３ａ、読出しラッチＢ２３ｂによって
交互にラッチされ、２つのＤ／Ａ変換器２４ａ、２４−
ｂに送られる。

Ｄ／Ａ変換器２４ａ　、２４ｂでは差分符号化信号がア
ナログ信号に変換されると共に、レファレンス入力に印
加されるエンベロープ信号ＥｎＡ、ＥｎＢにより、各Ｄ
／Ａ変換器２４ａ、２４ｂから出力される符号化データ
ブロックの始めの部分及び終りの部分のアナログ信号の
波形のピークが滑ｉ　ら”な傾きを持９ように・即ち信
号′７）１ン６０−１　プが始めは小→大に、終りは大
→小となるように、振幅調整される。そして、出力され
た２系統の信−２７− 号は合成されて積分器２５に送られて完全なアナログ信
号に復号化され、更にエキスパンダ２６により元の信号
振幅に戻され、出力フィルタ２７を通して出力端子２８
から時間軸変換の信号圧縮処理によりピッチを上げられ
た音響信号が出力される。

一方、時間軸の伸張を行なって再生音のピッチを下げる
場合（ピッチ比は１以下）には、第７図のグラフに示す
ようにブロックを飛び越して読む、読み飛ばしが行なわ
れる。即ち、第７図のグラフは、第５図と同様に書込み
と読出しの各カウンタのアドレスの時間的変化を示し、
実線Ｃは書き込み時のアドレスの変化を、一点鎖線りは
読み出し時のアドレスの変化を示し、図中、点ａ乃至ｆ
は書き込み時のブロック切分点のマークである。マーク
検出回路２１では、書き込み時に符号化データに付され
たマークを示１マーク信号ｍが入力され、読み出しの際
、読出しカウンタＡ１４ａ、Ｂ１４ｂのアドレスがこの
ブロック切分点を示すマークのアドレス（点ａ乃至ｆ）
に来た時、アクチー　２８　− イブになるマーク検出信号［）ｅを発生する。そして、
この書き込み時のマーク信号ｍと読み出し時のマーク検
出信号を比較し、連続する２つのマーク検出信号Ｄｅの
間にマーク信号ｍが２つ発生した時、２つ目のマーク検
出信＠Ｄｅに同期してロード信号ｎがマーク検出信号２
１において発生される。そして、前述の時間軸圧縮の場
合と同様に、ロード信号ｎは１つおきにロード信号Ｊ＋
、ｊ２に分けられ、それぞれ２つの読出しカウンタＡ１
４ａ、Ｂ１４ｂに送られ、読出しカウンタＡ１４ａ、Ｂ
１４ｂはこのロード信号ｊ１．ＪｚによってラッチＣ１
９、Ｄ２０から送られる読み出しの先頭アドレスデータ
をプリセットする。尚、時間軸伸張処理の場合には、読
出しコントローラ１８に入力されるマーキング信号Ｍａ
が反転されずに７リツプフロツプに入力され、第６図の
ラッチ可能信号０．ｑはマーキング信号Ｍａの立ち上が
りで交番する。従って、ロード信号ｊ＋、Ｊ２によって
読出しカウンタＡ１４ａ　、Ｂ１４ｂにプリセットされ
るアドレスは、圧縮処理の場合のように、−２９− １つ前のデータのアドレスではなく、最新のブロック切
分点のアドレスとなるから、読み出しの際の原音に対す
る追随性を向上させることになる。

プリセットされた読出しカウンタＡ１４ａ、Ｂ１４ｂは
、そのアドレスよりクロック信号１でカウントを進め、
書込み読出しコントローラ８からマルチプレクサ１７に
送られる選択パルス信号９によってマルチプレクサが読
出し側に切り換えられた時、ＲＡＭ７への読出し可能信
号ｅがアクティブにされ、読出しカウンタ１４ａ、１４
ｂにより指定されたアドレスから符号化データが読み出
される。このようにして、読出し処理と書込み処理の時
間差が大きくなった場合には、１ブロツクを飛び越して
次のブロックを読出す動作を行なって、音の長さを変え
ずに時間軸を伸張して、ピッチを下げる処理が行なわれ
る。そして、前述の圧縮処理と同様に、読み出された符
号化データは読出しラッチＡ２３ａ　、Ｂ２３ｂによっ
て一連のブロック毎に交互にラッチされ、復号化回路に
よって復号化され合成されて、アナログ音響信号として
出−３０− 力され、ピッチを下げた再生音が作られる。

また、前述したように復号化の際に積分器２５に送られ
る信号のエンベロープは第８図で模式的に表わせばＤ／
Ａ変換器２４ａからは、例えば（Ｉ）で示す如き信号が
出力され、同様にＤ／Ａ変換器２４ｂからは、例えば（
ＩＩ）で示す如き信号が出力され、その結集積分器２５
の入力信号は（Ｉ［Ｉ）で表わす形状となる。

以上のように構成された本実施例においては、符号化信
号に付された切分点を示すマークを検出し、時間軸の伸
張を行なう（音程を下げる）８合には、符号化情報の読
み出しの際に検出される連続する２つのマークの間に書
き込みの際のマークを２つ以上検出した時には、直前の
ブロックを読み飛ばすように、記憶された最新のアドレ
スを次の読み出しの先頭アドレスとして予め設定し、時
間軸の圧縮を行なう（音程を上げる）場合には、ｆ　符
号化情報の磨き込みの際に検出される連続する２つのマ
ークの間に読み出しの際のマークを２つ以上検出した時
には、直前のブロックを再度読み−　３１　− 出すように、記憶された最新のアドレスのひとつ前のア
ドレスを次の読み出しアドレスとして予め設定するよう
構成されている。従って本実施例によれば、音響信号の
時間軸の圧縮や伸張する際に、これに伴う反復読み出し
や読み飛ばし処理を行ないながらＲＡＭに書き込んだ最
新の符号化情報を復号化することができ、はぼ実時間で
時間軸変換処理を行なうことができるから、楽音や音声
を実時間でピッチ変換し、比較的簡単な回路構成で明快
塵や聴感の良好な出力信号を得ることができる、又、原
音との協和音を発生させたり、特殊な音を発生させるな
どの用途に広く使用することができる。

更に、音響信号の符号化をＰＣＭによって行なっている
ので、復号時のブロックの反復読み出しや読みとばしに
おけるブロックの継ぎ目における音響信号レベルはほぼ
零となっていることから、他の符号化方式、例えば音響
信号の差分をとるＤＰＣＭや６Ｍ等の符号化方式におい
て継ぎ目が音響信りのピーク値に来るものと較べると、
より広−３２− い周波数帯域に亘って低い歪率で音響信号の時間軸変換
を行なうことができる。例えば、符号化手段が各々ＰＣ
Ｍを採用しているかＤＰＣＭを採用しているかという点
以外は同一の構成を有する音響信号の時間軸変換装置に
おいて、その周波数帯域はＤＰＣＭ方式において、４ｄ
Ｂダウンまで許容しても４０Ｈ２〜８Ｋｔ−１ｚにすぎ
ないが、ＰＣＭ方式においては３ｄＢダウンでさえ２０
Ｈ２〜８．５ＫＨ２の帯域をカバーしている。又、全高
調波歪率においても、ＤＰＣＭ方式では１．７％であっ
たがＰＣＭ方式では０．５％以下であった。

これはＤＰＣＭ方式においては音響信号のピーク値が必
ずしも同一でないにもかかわらず、音響信号の変化率が
零であって最も滑らかに信号を繋ぐことができるという
理由から、各ブロックを音響信号の大きさが不揃いなピ
ークの点で繋いでおり、その差分が信号の歪みとなって
あられれ、周波数帯域を制限する事由となっている為と
考えられる。

ＰＣＭ方式の採用によってこの問題は解消された。

又、ＰＣＭ方式は６ＭやＤＰＣＭ方式と比較した−　３
３　− 場合、差分をとっていないことから、音響信号の鋭いア
タックも、より忠実に再現でき、聴感上の音の遅れが少
ないという利点も有する。

又、本実施例においてはＡ／Ｄ変換器を２台もちいてい
ることから、第８図に模式的に示す如く、復号化の際に
積分器２５に送られる信号のエンベロープはＤ／Ａ変換
器２４ａからは、例えば（Ｉ＞で示す如き信号が出力さ
れ、同様にＤ／Ａ変換器２４ｂからは、例えば（ＩＩ）
で示す如き信号が出力され、その結集積分器２５の入力
信号は（ＩＩＩ）で表わす形状となる。従って復号時の
ブロックとブロックの継ぎ目も聴感上、気にならないよ
うに解消されている。

尚、本実施例においては、書込・続出コントローラ８．
マーキング回路９．タイマ回路１０及び制御回路１１は
その他の周辺のゲート等と共に制御速度を速くするため
に１個のゲートアレイによって構成したが、充分に高速
で処理を行なうマイクロコンピュータによって構成する
ことも容易である。

−３４− 以上本発明の実施例について説明したが、本発明はこの
実施例に何等限定されるものではなく、本発明の要旨を
逸脱しない範囲において、種々なる態様で実施し得るこ
とは勿論である。

［発明の効果］ 以上詳述したように、本発明の音響信号の時間軸変換装
置は、 アナログ音響信号をＰＣＭによって符号化してブロック
に分けた上で符号化情報として記憶手段に書き込み、所
定の手順に従って記憶手段から符号化信号を読み出しＰ
ＣＭ復号化を行なって音程を変化させた音響信号を出力
するよう構成された音響信号の時間軸変換装置において
、 前記記憶手段への符号化情報の書き込み及び読み出しの
際に、該符号化情報に付されたマークを検出し、書き込
み時と読み出し時のマーク検出間隔の違いに基づいてア
ドレス設定信号を出力するｆ　マーク検出手段と、 前記符号化情報書込手段がマークを付した符号化情報を
前記記憶手段に書き込む際のアドレスの−３５− うち最新のアドレスとそのひとつ前のアドレスとを一時
的に記憶し、前記マーク検出手段が出力するアドレス設
定信号に応じて該一時的に記憶されたアドレスのうちい
ずれかのアドレスを次の読み出しを行なうブロックの先
頭アドレスとして予め設定するアドレス設定手段と、 を備えたことを特徴としている。

従って、音響信号の時間軸の圧縮や伸張する際に、これ
に伴う反復読み出しや読み飛ばし処理を行ないながら記
憶手段に書き込んだ最新の符号化情報を復号化すること
ができ、はぼ実時間で時間軸変換処理を行なうことがで
きるから、楽音や音声を実時間でピッチ変換し、比較的
簡単な回路構成で明快度や聴感の良好な出力信号を得る
ことができるという優れた効果を奏する。加えてＰＣＭ
によって音響信号を符号・復号化しているので、そのア
タックが忠実に再現されると共に、広い周波数帯域に亘
って低い歪率で音響信号の時間変換を行なうことも可能
となった。

【図面の簡単な説明】

−３６− 第１図は本発明の基本構成図、第２図は実施例としての
音響信号の時間軸変換装置のブロック図、第３図は読出
コン］・ローラ１８の回路図、第４図は符号化信号にマ
ークを付してブロック長を設定するマーキングの動作を
示すタイミングチャート、第５図は音響信号の時間軸変
換の一例として音響信号を圧縮する時の処理とこれに伴
う符号化信号の一部のブロックの反復読出しの処理を示
すグラフとその動作を示す各信号のタイミングチャート
とを対応させて示す説明図、第６図は読出コントローラ
１８とラッチＣ１９，Ｄ２０の動作を示す各信号のタイ
ミングチャート、第７図は音響信号を伸長する時の処理
とこれに伴う符号化信号の一部のブロックの読みとばし
の処理を示すグラフとその動作を示す各信号のタイミン
グチャートとを対応させて示す説明図、第８図は積分器
２５の入力波形のエンベロープを模式的に示した図、で
ある。 ４・・・サンプル・ホールド四路 −３７− ５・・・Ａ／Ｄ変換器 ６・・・書込みラッチ ８・・・ＲＡＭ ９・・・マーキング回路 １０・・・タイマ回路 １１・・・制御回路 １２・・・ピッチ設定器 １６・・・書込カウンタ １４ａ、１４ｂ・・・読出カウンタ ２４ａ　、　２４ｂ　・Ｄ／Ａ変換器 代理人　弁理士　定立　勉 他１名 −３８− 第３図 １８ 第４図 タイマ回Ｓ作戊力Ｖｌ　ｍｌ 第５図 第６図 う７品ｎ　ａ　ｂ　ｃ　ｄ 第７図

Claims (1)

1. 【特許請求の範囲】 １　アナログ音響信号を入力し、ＰＣＭによってディジ
   タル信号に符号化するＰＣＭ符号化手段と、 該アナログ音響信号の所定の同一位相部分に対応した前
   記ディジタル信号に切分点を意味するマークを施こすこ
   とによって、前記ディジタル信号を所定のブロック長に
   分けると共に、所定の時間軸に沿った符号化情報として
   読み書き可能な記憶手段に所定のアドレスから順次書き
   込む符号化情報書込手段と、 前記記憶手段に記憶された符号化情報を、所定の比率で
   時間軸を変換し、該符号化情報に付されたマークによっ
   て区分されたブロック毎に、所定のアドレスから符号化
   信号として読み出す符号化信号続出手段と、 該読み出された符号化信号をアナログ音響信号−１− に復号化するＰ　ＣＭ　ｌＩ号化手段と、を備えた音響
   信号の時間軸変換装置において、前記記憶手段への符号
   化情報の書き込み及び読み出しの際に、該符号化情報に
   付されたマークを検出し、書き込み時と読み出し時のマ
   ーク検出間隔の違いに基づいてアドレス設定信号を出力
   するマーク検出手段と、 前記符号化情報書込手段がマークを付した符号化情報を
   前記記憶手段に書き込む際のアドレスのうち最新のアド
   レスとそのひとつ前のアドレスとを一時的に記憶し、前
   記マーク検出手段が出力するアドレス設定信号に応じて
   該一時的に記憶されたアドレスのうちいずれかのアドレ
   スを次の読み出しを行なうブロックの先頭アドレスとし
   て予め設定するアドレス設定手段と、 を備えたことを特徴とする音響信号の時間軸変換装置。 ２　マーク検出手段が、記憶手段からの符号化情報の読
   み出しの際の連続した２個のマークを検出する間に、記
   憶手段への符号化情報の書き込み−２− の際のマークを２個検出した時、アドレス設定信号とし
   て飛越続出用アドレス設定信号を出力し、記憶手段への
   符号化情報の書き込みの際の連続した２個のマークを検
   出する間に、記憶手段からの符号化情報の読み出しの際
   のマークを２個検出した時、アドレス設定信号しとて反
   復続出用アドレス設定信号を出力するよう構成され、 アドレス設定手段が、前記飛越続出用アドレス設定信号
   を入力した時には一時的に記憶された最新のアドレスを
   、一方、前記反復続出用アドレス設定信号を入力した時
   には一時的に記憶された最新のアドレスのひとつ前のア
   ドレスを、各々次に読み出しを行なうブロックの先頭ア
   ドレスとして予め設定するよう構成された特許請求の範
   囲第１項記載の音響信号のＩＩ間軸変換装置。