JPS60263399A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は、半導体記憶装置、特に絶縁ゲート型電界効果
トランジスタを主な構成要素とする電気的書込み・消去
可能な読出し専用の半導体記憶装置に関する。

（従来技術） 第１図は、絶縁ゲート型電界効果トランジスタ（以下、
ＩＧＦ’ＥＴという。）を用いた、電気的書込み・消去
可能な読出し専用の半導体記憶装置（以下、ＥＥＦＲＯ
Ｍという。）において、′ｄ界により絶縁膜を通して、
電子又は正孔を通過させる方式により書込み、消去を行
なう浮遊ゲート型Ｉ（ｌ”ＥＴを記憶素子として用いた
場合のメモリセルの構成を示したものである。

メモリセルＭＵ、Ｎチャネル型エンハンスメント型の選
択用ＩＧＰＥＴ（以下、選択用セルという。）ＱＸと、
実際に、′Ｏ１又はＩｌｌを記憶する浮遊ゲート型ＩＧ
Ｂ’ＥＴ（以下、記憶用セルという。）ＱＧを直列に接
続することにより構成される。ＱＫは、記憶用セルのＸ
アドレスを指定する選択用Ｎチャネル型エンノｈンスメ
ント型ＩＧＦＢＴ（以下、ＮＥ−ＩＧＦＥＴという。）
、Ｑｙは、メモリセルＭのＸアドレスを指定する選択用
ＮＥ−ＩＧＦＥＴ、Ｑ、ｓは記憶用セルＱＧのＸアドレ
スを指定する選択用ＮＥ−ＩＧＦＥＴ、ＱＤは、畳込み
モード時に導通するＮＥ−ＩＧＦＥＴである。ＸはＸア
ドレス線、ＹはＸアドレス線を示す０又、Ｐは、１．込
みモード時、消去モード時、読出しモード時に、記憶用
セルＱｏのドレインＥに、所望の電圧が印加されるよう
に制御された電圧が印加される点（ノード）、Ｇは、誉
込みモード時、消去モード時、胱出しモード時に、記憶
用セルＱｏのゲートに、所望の電圧が印加されるように
制御された電圧が印加される点、Ｓは、書込みモード時
、消去モード時、軌出しモード時に、記憶用セルＱＧの
ソースに、所望の電圧が印加されるように制御デ された知′圧が印加される点である。

第１図に示すメモリセルＭが選択されたとして、第１図
の各点の電圧、各信号の電圧、記憶用セルＱＧの状態を
、書込みモード時、消去モード時、絖出しモード時の各
場合について説明する。なお、説明を簡単にするために
、ＮＥ−ＩＧＦＥ’Ｔ’　Ｑｓ。

ＱＫ　、　ＱＹ　、　ＱＸ　、　ＱＤノＬ、！！イ値Ｉ
ｔ圧！同−テＶ’ｒｘとする。又、書込み電圧、消去電
圧は共にＶｐｐとし、電源電圧はＶｃｃとする。さらに
、絶縁膜を通過する電荷は電子とする。

囚　書込みモード 点Ｐには書込み電圧Ｖｐｐが、点Ｇには接地電位が点８
には電源電圧ｖＣＣが、データ入力線りには書込み電圧
Ｖｌ）ｐがそれぞれ印加される。Ｘアドレス線Ｘ、Ｙア
ドレス融Ｙは共に書込み電圧ｖｐｐが印加される。従っ
て、記憶用セルＱａのドレインＥにはＶｐｐ−ＶＴＩが
印加され、ゲートには接地電位が印加されるので、電子
が浮遊ゲートから放出され、浮遊ゲートが正に帯電し、
記憶用セルＱｏのしきい値電圧は、絖出しモード時に、
記憶用セルＱａのゲートに印加される読出し電圧ＶＲよ
りも低くなる。書き込まれた記憶用セルＱＧのしきい値
電圧をＶＴＭ（Ｗ）とし　１１“が書き込まれていると
定義する。

（Ｂ）　消去モード 点ＰＫは電源′電圧Ｖｃｃが、点Ｇには消去電圧ｖｐｐ
が、点Ｓには接地電位が、データ入力ｉＤには接地電位
がそれぞれ印加される。Ｘアドレス線Ｘ　、　ｙアドレ
ス線Ｙは共に消去電圧Ｖｌ）ｆ）が印加される。従って
、記憶用セルＱ、ｃのドレインＥには接地電位が印加さ
れ、ゲートにはｖｐｐ−Ｖｔｘの電圧が印加されるので
、電子がドレインＥから浮遊ゲートに注入され、浮遊ゲ
ートは負に帯電し、記憶用セルＱｃのしきい値電圧は、
読出しモード時に記憶用セルのゲートに印加される読出
し電圧ＶＲよりも高くなる。消去された記憶用セルのし
きい値電圧を７１Ｍ（Ｅ）とし、“ＯＩが普き込まれて
いると定義する。

（ｑ　読出しモード 点Ｐには電源電圧Ｖｃｃが、点ＧＫｔｉ読出し電圧ＶＲ
が、点８には接地電位が、データ入力線ＤＫは接地電位
がそれぞれ印加される。Ｘアドレス線Ｘ、Ｙアドレス線
Ｙは共に、電源電圧５− Ｖｃｃが印加される。従って、記憶用セルＱＧのドレイ
ンＥは点Ａ　Ｋ　ｔ［気的に接続され、ケートには読出
し電圧ＶＢが印加される。

以上述べたように、′１１が書き込まれた記憶用セルの
しきい値電圧はＶＴＭ（Ｗ）となシ、読出し電圧ｖＲよ
）も低くなるので、絖出しモード時に、１１１が書き込
まれた記憶用セルを含むメモリセルが選択された場合、
選択された記憶用セルは導通となる。又、１０“が誉き
込まれた記憶用セルのしきい値電圧はＶＴＭ（Ｅ）とな
り、軌出し電圧ＶＢよシも高くなるので、読出しモード
時に、１０″が書き込まれた記憶用セルを含むメモリセ
ルが選択された場合、選択された記憶用セルは非導通と
なる。

一般に、読出し電圧ｖＩＬは、しきい値電圧ＶＴ　Ｍ（
Ｉｉ）とＶＴＭ（Ｗ）の中央付近になるように設計され
る。例えば、ＶＴＭ（Ｅ）＝４ｖ、ＶＴＭ（Ｗ）＝−２
ｖとす；ｂと、ＶＢ＝ｌｖになるように設計される。

第２図は従来のＥＦ、ＦＲＯＭの一例の要部な示す回路
図でおる。本従来例は、第１のディジット線６− Ｂ１と外部回路から制御された電圧が印加される点Ｓの
間に並列に接続された、選択用セルＱＸ１１と記憶用セ
ルＱＧＩＩが１ｕ列に接続された構成のメモリセルＭｌ
ｌと、・・・・・・、選択用セルＱＸｍｌと記憶用セル
ＱＣｍｌが直列に接続された構成のメモリセルＭｍ１と
、第ｎのディジット線Ｂｎと点Ｓの間に並列に接続され
た、選択用セルＱｘｔｎと記憶用セルＱａ１ｎが直列に
接続さｇだ構成のメモリセルＭｌｎと、・・・・・・、
選択用セルＱｘｍｎと記憶用セルＱｏｍｎが直列に接続
された構成のメモリセルＭｍｎと、ＸアドレスＮＸｔ、
・・・・・・、Ｘｍと、Ｙアドレス線Ｙｌ）・・・・・
・、Ｙｎと、点Ａとデイツク）線Ｂｔの間に接続され、
ゲートにＹアドレスｇＹ　ｌが接続されたデイツク）ｉ
Ｂｌに付加されたメモリセルＭ”ｉｔ・・・・・・、Ｍ
ｍｌのＸアドレスを指定する選択用ＮＥ−ＩＧＦＥＴＱ
ｙｌと、点Ａとディジット線ＢｎＯ間に接続され、ケー
トにＮアドレス線Ｙｎが接続されε ［たディジット線Ｂｎに伺加されたメモリセルＭ　ｌｎ
　）・・・・・・、ＭｍｎのＸアドレスを指定する選択
用ＮＥ−ＩＧＦＥＴＱＹｎと、点ＣＩと点Ｈｓｘの間に
接続され、ゲートにＸアドレス線Ｘ１が接続された記憶
用セルＱＧＩＩ、・・・・・・、のＸアドレスを指定す
る選択用ＮＥ−ＩＧＦＥＴＱＫ１１と、・・・・・・、
点Ｃ１と点Ｈｍｘの間に接続され、ゲートにＸアドレス
線Ｘｍが接続された記憶用セルＱｏｍｔ、・・・・・・
。

のＸアドレスを指定する選択用ＮＥ−ＩＧＦＥＴＱｘｍ
ｘと、・・・・・・、点Ｃｎと点Ｈ１ｎの間に接続され
、ゲートにＸアドレス線Ｘ凰が接続された記憶用セルＱ
Ｇ１ｎ、・・・・・・、のＸアドレスを指定する選択用
ＮＥ−ＩＧＦＢＴＱＫｔｎと、・・・・・・、点Ｏｎと
点Ｈｍ　ｎの間に接続され、ゲートにＸアドレス線Ｘｍ
が接続された記憶用セルＱＧｍｎ７・・・・・・、のＸ
アドレスを指定する選択用ＮＥ−ＩＧＦＥＴＱｘｍｎと
、外部回路から制御された電圧が印加される点Ｇと点Ｃ
Ｉの間に接続され、ゲートにＹアドレス線Ｙ、が接続さ
れた記憶用セルＱＧＩＩ、・・・・・・、ＱｏｍｔのＸ
アドレスを指定する選択用ＮＢ−ＩＧＦＥＴＱｓ１と、
・・・・・・、点Ｇと点Ｃｎの間に接続され、ゲートに
Ｙアドレス線Ｙｎが接続された記憶用セルＱＧ１ｎ。

・・・・・・　ＱｏｍｎのＸアドレスを指定する選択用
】 Ｎ　Ｂ　−Ｉ　Ｇ　Ｆ　Ｅ　Ｔ　Ｑ　ｓ　ｎと、外部回
路から制御された電圧が印加される点Ｐと点Ａの間に接
続され、ゲートにデータ入力線Ｄ１が接続された書込み
モード時に導通するＮＥ−ＩＧＦＥＴＱＤｌと、デイツ
ク）　ＨＢ　ｔ　ｓ・・・・・・、Ｂｎの電圧変化を検
出する反転増幅器Ｉ、と、ゲートとドレインが共通に電
源Ｖｃｃに接続されたＮＥ−ＩＧＰＥＴＱＩＩと、反転
増幅器１１の出力ＣがゲートにドレインがＮＢ−ＩＧＦ
ＥＴＱｘｌのソースに、ソースが点λに接続されたＮＥ
−ＩＧＦＥＴＱＩ２と、ドレインが電源ｖＣＣに、ゲー
トが反転増幅器１．の出力Ｃに、ソースが点Ａに接続さ
れたティジット線Ｂ亀、・・・・・・。

Ｂｎをプリチャージするプリチャージ用ＮＥ−ＩＧＦＥ
ＴＱｗｓと、反転増幅器ＩＩ、ＮＥ−ＩＣＩＦＥ’ｌ’
Ｑ１１　、ＱＩ２．Ｑ夏３から構成されたセンスアンプ
回路Ｓ１の出力Ｆの電位を整形し出力ＯＩとして伝達す
る機能ブロックＴ１とから構成される。

　９一 本従来例の読出しモード時のセンスアンプ回ＭＳｌの読
出し動作を第２図及び第３図の特性図を用いて説明する
。メモリセルＭｌｌの記憶用セルＱａｚｔは消去された
状態、つ１す、”０１が書き込まれており、メモリセル
Ｍｍｌの記憶用セルＱ　ａ　ｍ　１は書き込まれた状態
、つまり１１１が書き込まれていると仮定する。又、説
明を簡単にするために、ＮＥ−ＩＧＦＥＴＱｒ　１．Ｑ
ｒ２．Ｑｒａ。

ＱＤＩ、Ｑｓｔ　、ＱＹＩ、ＱＫＩＩ、ＱＫｍｌ、ＱＸ
ＩＩ。

ＱＸｍ　１のしきい値電圧はすべて同一でＶＴＩとする
Ｏ 読出しモード時点Ｐには電＃篭圧Ｖｃｃが、データ入力
線Ｄ１には接地電位が印加され、ＮＥ−ＩＧＦＥＴＱＤ
ｌは非導通となる。又、点ＧＫけ読出し電圧ＶＢが、点
Ｓには接地電位が印加される。

読出しモード時、選択された記憶用セルのドレインは、
電気的に点Ａに接続される。

ζ） 圧、ＶＡは反転増幅器Ｉｔの入力Ａの電圧を示す。

　１０− まず、ディジット線に付加された容量が充電きれる場合
について説明する。アドレス入力によりＸアドレス線Ｘ
１、Ｙアドレス入力４　Ｙ　ｌが選択され、メモリセル
Ｍｌｌが選択されたとする。

Ｘ１＝Ｖｃｃ　、Ｙｔ＝Ｖｃｃ　となり、記憶用セルＱ
ａｓ１のゲートには絖出し電圧ＶＲが印加される。

記憶用セルＱＧＩＩは′０１が書き込まれているので、
しきい値電圧は読出し電圧ＶＲよシ高くなっているので
、記憶用セルＱＧＩＩは非導通となる。

最悪の場合として、ティジット線Ｂ１が接地電位固点Ｊ
に示すように、電源電圧Ｖｃｃ又はそれに近い値となっ
ている。この場合、（Ｖｃ−Ｖム〕の値がプリチャージ
用ＮＥ−ＴＧＦＥＴＱ■３　Ｌきい値電圧（ＶＴＩ）よ
りも十分大きいので、プリチャージ用Ｎ　Ｅ　Ｉ　（Ｊ
　ＦＦＪ　Ｔ　Ｑ　■ａを通して極めて大きな電流が点
Ａとディジット線Ｂ１に付加された容量を充電すべく流
れる。点Ａの電圧が上昇し、第３図点Ｋに対応する電圧
ＹＡＫまで上昇すると、第３図から明らかなように、反
転増幅器■１のＩＩ＋＊の山゛圧Ｖｃは、点への電圧変
化の反転増幅器■１の増幅率（−β倍）だけ変化する。

例えば、βを３０に設計するとディジット線Ｂ１の霜：
圧が０．ｌｖ変化するのに応じて約３ｖ変化することに
なる。

ティジッ）　線Ｂ　１の電圧が上昇し、点Ａの電圧ＶＡ
と点Ｃの電圧Ｖｃの差（ＶＡ−ＶＣ）がＮ　Ｉｉ；　−
ＩＧＦＥＴＱ■２　、ＱＩ　３　（ＤＬ、＠イ１ｌＵｔ
４に、圧（ＶＴ　１）ト等しくなると、ＮＥ−ＩＧｌｉ
’Ｅ’、Ｉ’ＱＨ２、Ｑ、ｒ　ａは、共に非導通となる
。（第３図点Ｍに対応）以上述べたように、１０１が書
き込゛まれだ記憶用セルを含むメモリセルが選択された
場合、反転増幅器■１の入出力間は、第３図点Ｍで平衡
する。

達すると、ＮＥ−ＩＧＦＥＴＱｒ２が非導通となるの本 で、センスアンプ回路Ｓ１の出力Ｆの１１イ圧は（Ｖ’
ｃｃ番 −ＶＴ　１　）となり、出力Ｆの知庄が機能ブロック１
１１によシ整形され、伝達され、出力０１には１０１が
出力される。

矢に、ティジット線に付加された容量に充電された電荷
が放電さｎる場合について口に明する。

アドレス入力が切り換わり、Ｘアドレス−Ｘｍ。

Ｙアドレス線Ｙｌが選択さし、メモリＪセルＭｍｔが選
択されたとする。Ｘｍ＝Ｖ　ｃ　ｃ　、　Ｙ　１　＝Ｖ
ＣＣとナリ、記憶用セルＱＧｍ１のゲートにｉｉ読出し
電圧ＶＲが印加される。記憶用セルＱＧｍ１は“１“が
舊き込ま扛ているので、しきい値電圧は胱出し電圧ＶＲ
よりイ用＜なっているので、記憶用セルＱｏｍｔｄ尋通
となる。記憶用セルＱＧｍ１に流れる電流ＩＯＨにより
、点Ａとティジットｉｔ１に付加された容量に光電され
た電荷は放′岨４され、ディジット点へ〇′岨圧変化の
（−β倍）たけ変化する。ＮＢ−Ｉ　ＧＢ”　Ｅ’ｌ’
Ｑ　Ｉ　２は、畳通時点人の電圧変化を十分に点Ｆに伝
達できるように設計されだＩＧＦＥＴである。

従ッテ、点Ａｆｆｉｔ＋、圧ＶＡｉｄ、Ｎ　Ｅ　Ｉ　Ｇ
　Ｆ　ｋ；Ｔ　Ｑ　■ｌ１３− の電流駆動能力が記憶用セルに流れる電流■ＯＮと等し
くなる電圧で平衡する。（シ・３図点しに対応）以上述
べたように、Ｊｌが書き込まれた記憶用セルを含むメモ
リセルが選択された場合、反転増幅器■１の入出力間は
、第３図点りで平衡する。

この時の反転増幅器■１の入力Ａの電圧をＶＡ（Ｗ）、
とン 出力Ｃの電圧をＶｃ（Ｗ）とする。

ＮＥ−ＩＧＦＥＴＱ　Ｉｓの電流駆動能力は大きいのＴ
ｌにより整形され、伝達され出力０１には１１“が出力
される。

以上述べたように、選択されたメモリセルに含まれる記
憶用セルの導通、非導曲に応じて変化するディジットａ
の電圧をセンスアンプ回路Ｓｌで検出し、増幅すること
により本記憶装置は機能する。

次に、メモリセルＭｍｌがアドレス入力により選択され
、メモリセルＭｍｌに含まれる記憶用セルＱＧｍｔを書
き込み、アドレス入力が変化せずに　１４− 抗出しモードに変化し、畳き込まれた記憶用セルを含む
メモリセルＭｍＩＱ読み出す場合に、点Ａとティジット
線Ｈ１の電圧変化について、第２図、第３図及び＆′４
図を用いて説明する。

紹４図は、従来ＹｙＮ　（第２図）において、アドレス
入力が変化せずに、薔込みモードから欧出しモードに変
化した時の点Ｐ、データ入力ｉＤ１．反転増幅器■ｌの
久方■、ティジット線Ｂｘ、センスア、９゜ ンプ８１の出方千の電圧の時間変化を示したものである
。それぞれの電圧の時間変化を記号Ｐ、Ｄｌ。

Ａ、Ｂ１．Ｆで示す。

信号ＷＲ，ＩＴＥは切込みモード時に１Ｈ１となる信号
でおる。信号ＲＥＡＤは耽出しモード時に１Ｈ“となる
信号である。ｔ（ＷＲＩＴＥ）は書込みモード時の時間
を示す。又、ｔ（ＩＮＴｌ）は、催込みモードが終了し
、読出しモードに質化し、反転増幅器■１の入力電圧Ｖ
Ａが１０１が誓き込まれた記１　憶用セルを含むメモリ
セルが選択された場合の平衡電圧ＶＡ　（Ｅ　）に達す
る１での時間を示したものである。ｔ（ｄｉａｌ）は、
吾込みモード時に点Ａとディジット線Ｂｌに付加された
容量に充電された電荷が読出しモードに変化し、放電さ
れ、点Ａとティジット線Ｂ１が平衡電圧ＶＡ（Ｅ）に達
するまでの時間を示したものである。更に、ｔ（Ｓ）は
、九 センスアンプ回路Ｓ１が読出し動作に入り、出力Ｆの電
圧が［ＶＡ（Ｗ））になるまでの時間を示したものであ
る。

書込みモード時、第２図において点ＰＫに￥イー込み電
圧Ｖｐｌ）が、点Ｇには］要地電位が、点８に６山：源
電圧Ｖｃｃが印加される。アドレス入力により、メモリ
セルＭｍｌが選択されるとＸアドレス線Ｘｍ。

Ｙアドレス線Ｙ１が共に書込み電圧Ｖｌ）ｐとなり、他
のＸアドレス線、Ｙアドレス線はすべて接地電位となる
。

データ人力、ＩＩＪ　］）　１に曹き込み電圧■ｐｐが
印加さ扛ると、第４図に示すように、第２図に示す点Ａ
とティジット線Ｂ１１１−Ｊ：、ＮＥ−ＩＵ４ｉ’ＥＴ
Ｑ＋）ｌを通して（Ｖｐ　ｐ−ＶＴ　１　）まで充電さ
れ、記憶用セルＱＧｍｌは書き込まれ、記憶用セルＱＧ
ｍｌの（〜さい値電圧は読出し電圧Ｖ’Ｒより低下する
。

ｒ　ｋｃ　、アドレス入力は変化せずに、層−込みモー
ドから胱出し→−−ドに角化すると、点Ｐに印加される
電圧は、誓込み電圧■ｐｐから読出し電圧Ｖｃｃにｉ（
ヒし、データ人力Ｉｎ　Ｄ　＋　Ｋ：印加される′電圧
は書込み電圧Ｖｌ）Ｉ）から接地電位に俊化し、点Ｇに
印加される電圧は書込みモードと同様に接地電位となり
、点ｓ　ｒｔｃ印加される電圧は電源電圧Ｖｃｃから接
地電位に変化し、Ｘアドレス線ＸｍとＹアドレス線Ｙ１
に印加きれる電圧は共に曹込み電圧ＶＰｆ）から電４源
可圧ＶｃｃＶＣ変化する。

曹込みモード時に点Ａとディシソ）線Ｂｔは（Ｖｐｐ　
ＶＴｔ）まで充電されるが、アドレス入力が変化せずに
読出しモードに変化すると、第２図において、点Ａの電
圧ｖＡがＶＡ（Ｅ）よシ高い間は、ＮＥ−ＩＧＦＥＴＱ
ｒ　２　、ＱＩ　ｓは共に非導通となるので、点Ａから
電源Ｖ　ｃ　ｃに向かってｔ雌は流れない。従って青込
みモード時に、点Ａとティジット線Ｂ区に伺加された容
量に充電された電荷は選択された“Ｉ″が朝さ込まれた
記憶用セルＱＧｍｌを通して放電される。

−１７− 記憶用セルＱａｍｔＦ′ｉメモリセルを構成するため、
その（ゲート幅／ゲート長）はできるだけ小さくなるよ
うに設計され、かつ、読出し電圧ＶＲと、１１１が書き
込まれた記憶用セルのしきい値電圧ＶＴＭ（Ｗ）＋７）
差（ＶＲ−ＶＴＭ（Ｗ）’）ｄ、デハイスノ特性上大き
くすることができないので、記憶用セルの′ｆｔ流駆劾
能力は小さく、流すことができる直流（ＩＯＮ）は、数
十μＡ程度である。

従って、４Ｆ込みモード時に、アドレス入力により選択
されたメモリセルに含まれる配憶用セルが曹き込まれ、
アドレス入力が変化せずに、次に読出しモードに変化し
、書き込まれた記憶用セルを含むメモリセルを読み出す
場合のセンスアンプ回路Ｓ！の胱〃出し速度は、通常の
胱出しモード時の読出し速度に比べ、以下に示す（１）
式で表わされるｔ（ｄｉｓ）分遅くなる。

言い換えれば、アドレス入力が変化せ丁に、ぬ込みモー
ドが終了し、読出しモードに変化し、反転増幅器Ｉ、の
入力Ａの電圧ＶＡが平衡電圧ＶＡ（１４に達するまでの
時間はｔ（ｄｉｓ）必要であるといえ　１８− る。

（１１式においてｖｐｐは書込み電圧、ＶＴＩはＮＥ−
ＩＧＦＥＴのしきい値１１Ｅ、ＶＡ（Ｅ）１ｄ”０’ｄ
？書き込まれた記憶用セルが選択された場合の反転増幅
器工１の大刀靭の平衡電圧、Ｃ’ｉｄ、点Ａとティジッ
ト線Ｂ、に付加された容量、■は点Ａとディジット線Ｂ
１に付加された容量に充電された電荷を放電する電流、
を示す。

例えば、本従来例の場合、Ｉ＝ＩＯＮ＝４０μＡ。

ｃ’：５ｐＦ’、　Ｖｐｐ＝＝２０ｖ　、　ＶＴｔ＝２
ｖ、　ＶＡ（Ｅ）＝２ｖとすると、ｔ（ａｔｓｉ２μｓ
となる−この値はセンスアンプ回路の通常の胱出しモー
ドの読出し速度ｔ　（Ｓ）に比べ一般に大きい。

大容量化されるにつれ、ディジット線に付加される容量
は大きくなるが、記憶用セルに流すことｆ　ができる電
流ＩＯＮは多くならない。従って、大容量化されるにつ
れｔ（ｄｉｓ）の値はますます大きく又、■＝込みモー
ドが終了し、胱出しモードに変化し、反転増幅器Ｉ、の
入力電圧ＶＡが“ｏｌが訃き込まれた記憶用セルを含む
メモリセルが選択された場合の平衡電圧ＶＡ（Ｅ）に達
するまでの時間ｔ（ＩＮ’ｌ”ｌ）が、記憶用セルが流
すことができる電ｆｆ１ＩＯＮによシ決定されるので、
ＥＥＰｆ−ＬＯＭをＫＸｍｔスル場合、■ＯＮのばらつ
きを考ＵＭにいれてｔ（ＩＮＴｌ）の値を決める必要が
あり、曹込みモードから続出しモードに変化する時のタ
イミングの決定が抄雑ット線に付加された容量に、書込
みモード時に充電された電荷が、アドレス大刀が一定で
次に絖出しモードに変化した時、選択され、曹き込筐れ
た記憶用セルを通して放電されるので、反転ｊＹ１幅器
へ？ の入力Ａの電圧ＶＡが平衡電圧に達する捷での時間が長
くかかるので大容量の記憶装置に〕關さないという欠点
がある。更に、平衡電圧に達するまでの時間は、記憶用
セルに流すことができる電流ＩＯＮにより決定されるた
め、畳込みモードから、洸出しモードに変化する時のタ
イミングの決定が初雑になるという欠点が付加される。

（発明の目的） 本発明の目的に、上記の欠点を除去し、大容量にして有
効で、かつ費込みモードから読出しモードに′＆什する
時のタイミングの決定が各易な電気的−４１込みｅ消去
可能な読出し専用の半導体記憶装置を提供することにあ
る〇 （発明の構成） 本発明の半導体記憶装置は、同一のティジット線に接続
されそれぞれ異なる複数のアドレス線信号によシ制御さ
扛る電気的にしきい値電圧を変化させることによ多情報
を畳込み記憶させることができる初畝の記憶素子と、前
記ディジット線と接地嘩間に接続された絶縁ゲート型電
界効果トランジスタと、ｂｌ」記記憶素子の記憶内容に
応じて変化する前記ディジ、ト線の電圧を検出する検出
手段とを含み、前記絶縁ゲート型電界効果トランジスタ
のゲートには該絶縁ゲート型電界効果トランジスタが前
記記憶素子への情報の曹込み動作と前記　２１− 記憶素子からの情報の設出し動作の切り換え時にのみ２
４通するように制御された制御信号に接続されて成るこ
とから構成される。

（実施例） 以下、本発明の実施例について図面を診照して説明する
。

第５図は本発明の一夾施例の要部を示す回路図である。

本実施例は、同一のティジッ）　ＨＢ　ｔ　、・・団・
。

Ｂｎに接続されそ７１ぞれ異なる複数のアドレス線Ｘ１
．・・・・・・、Ｘｍからの信号により制御される電気
的にしきい値電圧を変化させることによ多情報を曹込み
記憶させることができる検数の記憶素子ＱＧＩｓ、曲・
・、Ｑａｍｌ、Ｑａｓｎ、−＝−、Ｑｏｍｎと、前記デ
ィジットａと接地端間に接続されたＮＢ−ＩＧＦ’Ｅ’
ｌ’Ｑｐ１＋−・・・・・ａＱｐｎと、記憶素子Ｑａ　
１１　、−・−＝−、Ｑｏｒｌｌ　１　。

Ｑａｌｎ、・・・・・・、Ｑａｍｎの記憶内容に応じて
変化するディジット線Ｂｔ、・・・・・・、Ｂｎの電圧
を検出する検出手段してのセンスアンプＳ１とを含み、
ＮＥ−ＩＧＦＥＴＱｐｌ、・・・・・・、Ｑｐｎのゲー
トはこのＮＥ−ＩＧＢ’Ｅ１”ＱＩ）１　。

２２− −、Ｑｐｎが記憶素子Ｑａ１ｓ　、−・−、Ｑｃｍｌ、
Ｑｃｓｎ　。

・・・・・・、ＱＧｍｎへの情報の畳込み動作と記憶素
子ＱＧ１１　、　・−・−、Ｑｃｍｌ、Ｑｃｔｎ、−−
−−−−、Ｑ、ｃｍｎからの情報の飢出し動作の切り侠
え時にのみ導通するように制側ｊされた制御信号Ｒが接
続されて成ることから構成される。

すなわち本実施例は、第２図の従来例に示す回路と、テ
ィジット線ＢＩと接地端との間に接続さと、誓込みモー
ド時と胱出しモード時はＩＬｌとなり、畳込みモードか
ら読出しモードに変化する間の時間に’　Ｉ−１１とな
シＮＥ−ＩＧＦＥ’ｌ”Ｑ　ｐｓ　、・・・・・・。

Ｑｐｎが４通するように制御された制御信号ＲをＮ　Ｅ
　−Ｉ　Ｇ　Ｉ’　Ｅ　Ｔ　Ｑ　ｐ　１．・・・・・・
、Ｑｐｎのゲートに接続したことから構成される。

なお、本実施例において、ＮＥ−ＩＯ１！’ＥＴＱｐｘ
。

・・・・・・、Ｑｐｎを除く谷ＩＧＦＥＴ、センスアン
プ回路ＳＩ　＋機能ブロックｒｌｌＩは、従来例とまっ
たく同じ働ぎをするので、第２図の従来例と同じ記号を
用いている。

は１Ｌ１が印加され、Ｎ　Ｅ　Ｉ　Ｇ　ＦＥ　Ｔ　Ｑ　
ｐ　１．・・・・・・。

ＱｐｎＵ非尋通と導通ているので従来例とまったく同一
である。

本実施例の動作を、アドレス入力が変化せずに、書込み
モードから胱出しモードに変化した時について説明する
。従来例で説明した時と同様に、メモリセルＭｍ　ｓが
アドレス入力により選択され、メモリセルＭｍｌに含ま
れる自己を得゛用セルＱＧ品ｌｆｒ：曹き込み、アドレ
ス入力が変化せずに、読出しモードに変化し、誓き込ま
れた記憶用セルを含むメモリセルＭｍｌを読み出す場合
について、点Ａとティジット線Ｂ、の電圧変化について
第３図、第５図。

第６図を用いて説明する。

第６図は本実施例において、アドレス入力が変化せずに
、書込みモードから読出しモードに変化Ｓｌの出力Ｆの
電圧の時間変化を示したものである。それぞれの電圧の
時間変化ケ記号ｐ、ｏ、。

Ａ、Ｂ１．Ｆでボす。信号Ｗｌ（Ｉ’ｒＥは、層込みモ
ード時に１Ｈ１となる信号である。信号Ｒ，ＥＡＤにｌ
　Ｊ、　ｌであり、曹込みモードから酢Ｃ出しモードに
変化する間の時間に１１４１となる信号である。

信号１もに示す波形を作るには、例えば、信号１口ＣＡ
Ｄと１日号Ｗ’ＦｔＩＴＥを複号化し、ＲＥＡＤ・ＷＲ
ＩＴＥとすれは良い。ｔ（ＷＲＩＴＥ）は書込みモード
の間の時間を示す。

ｔ（ＩＮＴ２）は、第４図に示すｔ（ＩＮＴｌ）と１０
１が書き込まれた記憶用セルを含むメモリセルか選択さ
れた時の平衡電圧ＶＡ（Ｅ）に達するまでの時間を示し
たものである。

ｔ（ｄｉｓ２）は、功、込みモード時に点Ｎとディジッ
ト徘Ｂ　ｔに付加された容量に充電された電荷２５− が、書込み終了後ＩＧＦＥＴＱｐ１により放電され、点
Ａとディジット線Ｂ、が平衡電圧ＶＡ（Ｅ）に達するま
での時間を示したものである。

ｔ　（Ｓ）は、センスアンプ回路ＳＬが読出し動作に入
シ、出方乍の電圧が（ＶＡ（Ｗ））になるまでの時間を
示したものである。

書込みモード時、メモリーセルＱＧｍ１が選択された場
合の点Ｐ、データ人力ｉＤｔ、点Ｇ１点Ｓ。

Ｘアドレス線、Ｙアドレス線の各電圧は、従来例で説明
した場合とまったく同一である。

Ｉ　Ｇ　Ｆ　Ｅ　Ｔ　Ｑ　ｐ　ｌは導通とカリ、舊込み
モード時に、点Ａとディジット線Ｂ１に付加された容量
に充電された電荷は放電される。この時間は上記の（１
）式で表わされるが、本実施例の場合、充電された電荷
は、ＮＥ−ＩＧＦＥＴＱｐｌにより放電されるので、ｔ
（ｄｉｓ２）の値はＮ　Ｅ　−Ｉ　Ｇ　Ｂ’　ＥＴ　Ｑ
ｐ　１の（ゲート幅／ゲート長）の値を大きくすること
により小さくできる。例えば、Ｉ＝１ｍＮ、Ｃ′：５ｐ
Ｆ、ｖｌ）ｆ）２６− ：２０Ｖ、ＶＴＩ：２Ｖ、ＶＡＷ＝２Ｖ　とすると　ｔ
ｌＬｌへ復帰し、センスアンプ回路Ｓ＋１よ、通常の読
み出し動作に入る。

以上述べたように、本実施例は、曹込みモード時に点Ａ
とティジット線Ｂ　、に付加されたｇｔに充電さ扛た重
荷が、書込みモードが終了することを検知してディジッ
ト４６　Ｂ　＋に付加されたＩＧＦＥ’ｌ’Ｑｐｌによ
り放電されるので、詔６図に示すように、＝ン 反転増幅器■１の入力Ａの電圧ＶＡが読出しモード時の
平衡電圧ＶＡ（Ｅ）に速くもどり、ｔ（ＩＮＴ２）は従
来例の場合の１（ＩＮＴｔ）に比べ短い。

又、記４図と第６図を比較して明らかなように、従来例
の場合、■込みモード時に点Ａとティジット線１３１に
細別された容重に充電された電荷は、胱出しモードに変
化した後に、記惜用セルに流れる電流Ｉ　ＯＮにより放
電されるので、反転増幅器１１番 の入力Ａの電圧ＶＡが平＃電圧ＶＡ（Ｅ）にもどるｔＴ
の時間ｔ（ＩＮＴｌ）は長くなり、ＩｏＮｖｃ依存する
。

一方、本実施例の場合、書込みモードが終了したことを
検知して、書込みモード時に点Ａとティジット線Ｂ、に
付加された容量に充電された電、荷がディジット線す、
に細別されたＮ　Ｅ　−Ｉ　（’ｌ　Ｆ　Ｅ　ＴＱｐｌ
により放電されるので、放電される時間１（ｄｉｓ２）
はＮ　Ｅ　−Ｉ　Ｇ　Ｐ　Ｅ　Ｔ　Ｑ　ｐ　１ノ電（Ｎ
、　蘇（動能力により決定されるので、ｔ（ＩＮＴ２）
はＩｏＮに依存せず短くすることができる。

又、胱出しモードになった時に、反転増幅器Ｉ。

の大刀咲の電圧ＶＡは、すでに平衡電圧ＶＡ（Ｅ）Ｋな
っているので、畳込みモードから胱出しモードに変化す
る時のタイミングの決定が容易となる。

なお、上記の実施例のセンスアンプ回％　８１のＮ　Ｅ
　−Ｉ　Ｇ　Ｆ　ＥＴ　Ｑ　ｒ　１は、ドレインとケー
Ｉ・が共〕由に接続されたＮＥ−ＩＧＦＥＴの場合の例
を示したが、ゲートが接地電位に接続され１こＰチャネ
ル型エンハンスメント型ＩＧＦＥＴでも、ゲートとドレ
インが共通に接続されたＰチャネル型エンハンスメント
型ＩＧＰＥＴであっても不発ゆ］は有効である。

又、ディジットｍに付加されたＮ　Ｅ−Ｉ　Ｇ　ｌ’　
Ｅ　’Ｉ’Ｑｐ１．・・・・・・、Ｑｐｎは、共にＮチ
ャネル型の場合の例を示したが、それぞれのＩ　Ｇ　Ｆ
　Ｅ　Ｔが書込みモードから耽出しモードに変化する間
の時間に導通ずるＩ　（＋　１！’　Ｅ　’ｌ”であれ
ば、有効でＰチャネル型かＮチャネル型かは問わない。

（発明の効果） 以上、詳細に述べたように、本発明の電気的書込み・消
去可能な読出し専用の半導体記憶装置は、譬か込みモー
ド１１にディジットｈｐに付加された容量に充電された
電荷が、書込みモードが終了したことを検知して曹込み
モードから胱出しモードに変化する間の時間に絶縁ゲー
ト型電界効果トランジスタにより放電され、アドレス入
力が変化せずに雫ト込みモードから耽出しモードに変化
した時のセンスアンプ回路の読出し速度が高速となるの
で、大容Ｍ１゛化が可能であるという効果を廟する。

更に、アドレス入力が変化せずに、書込みモードから読
出しモードに変化した時はすでに、反転２９− 増幅器の入力電圧が耽出しモード時の平衡電圧に戻って
いるので、書込みモードから読出しモードに変化する時
のタイミングの決定が容易となるという効果も有してい
る。

【図面の簡単な説明】

第１図は従来のＢＥＦＲＯＭの一例のメモリセルを示す
回路図、第２図は従来のＥＥＦＲＯＭの一例、の要部を
示す回路図、第３図は反転増幅器■１の入出力特性図、
菌４図は第２図の従来例の各点電圧の動作波形図、第５
図は本発明の一夾施例の要部を示す回路図、第６図はそ
の各点電圧の動作波形図である。 Ｂｌ　、　Ｂｎ−ディジット線、Ｍｘｌ、Ｍｔｎ、Ｍｍ
ｌ。 Ｍｍ　ｎ　＝−・・・・メモリセル、Ｑｏｔｓ、ＱＧｌ
ｎ、Ｑｏｍｌ。 ＱＧｍｎ・・・・・・浮遊ゲート型絶縁ゲート型電界効
果トランジスタ、Ｑｐｌ、Ｑｐｎ・・・・・・Ｎチャネ
ルエンハンスメント型絶縁ゲート型電界効果トランジス
タ、Ｒ・・・・・・制Ｎ信号、ＳＬ・・印・センスアン
プ回路。 Ｘ　ｌ、Ｘｍ・・・・・・Ｘアドレス線、Ｙｌ、Ｙｎ・
・・・・・Ｙアー３〇− ドレス線。 屁　「ゝ 代理人　弁理士　内　原　日　ｊへ ン 希　／　図 −ｊ　１− 曝 ６４７− Ｖｃ、（Ｖ） ＶｓＣＷ）　１／Ａ　（Ｅ　） 第　３　図

Claims (1)

【特許請求の範囲】
1. 同一のディジット線に接続されそれぞれ異なる複数のア
   ドレス線信号によ多制御される電気的にしきい値電圧を
   変化させることによ多情報を書込み記憶させることがで
   きる複数の記憶素子と、前記ディジットａと接地端間に
   接続された絶縁ゲート型電界効果トランジスタと、前記
   記憶素子の記憶内容に応じて変化する前記ディジット線
   の電圧を検出する検出手段とを含み、前記絶縁ゲート型
   電界効果トランジスタのゲートは該絶縁ゲート型電界効
   果トランジスタが前記記憶素子への情報の書込み動作と
   前記記憶素子からの情報の読出し動作の切υ換え時にの
   み導通するように制御された制御信号に接続されて成る
   ことを特徴とする半導体記憶装置。