JPS60263545A - 多重伝送方式 - Google Patents

多重伝送方式

Info

Publication number
JPS60263545A
JPS60263545A JP11970484A JP11970484A JPS60263545A JP S60263545 A JPS60263545 A JP S60263545A JP 11970484 A JP11970484 A JP 11970484A JP 11970484 A JP11970484 A JP 11970484A JP S60263545 A JPS60263545 A JP S60263545A
Authority
JP
Japan
Prior art keywords
signal
main device
transmission
line
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11970484A
Other languages
English (en)
Inventor
Teruyuki Kubo
久保 輝幸
Nobuhiro Noda
農田 信弘
Masaji Muranaka
村中 正次
Tsuneji Kimeda
木目田 常治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP11970484A priority Critical patent/JPS60263545A/ja
Publication of JPS60263545A publication Critical patent/JPS60263545A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/403Bus networks with centralised control, e.g. polling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多重伝送方式に係り、詳しくは、バス形伝送路
に1台の主装置と複数の子機をマルチドロップ接続し・
て、主装置と子機間で時分割多重通信を行う場合の伝送
方式に関する。
〔従来技術〕
バス形伝送路に主装置と複数の子機を接続して。
主装置と子機間の通信を実現する方式としては、第9図
の構成が代表的である。第9図において、10は主装置
、20.〜20.1は子機、30はバス形伝送路である
。伝送路30は主装置10の送出する信号な各子機20
に伝達するR線31および各子機20の送出する信号を
主装置10へ伝達するT線32の2組の線路で構成′さ
れる。R線31およびT線32としては、たとえば、そ
れぞれツイスト・ペア線を使用することが可能である。
第9図の構成において、R線31、T線32により伝送
される信号の例を第10図に示す。第10図において、
■フレーム内のチャネル数は説明の簡略化のため2とし
た。同図中、(a)は主装置10がR線31に送出する
信号、(b)は1台の子機201がR線31から受信す
る信号、(c)は他の1台の子機20nがR線31から
受信する信号、(d)は子機20.がT線32に送出す
る信号。
(e)は子機20nがT線32に送出する信号、(f)
は主装置10がT線から受信する信号である。
主装置10がR線31に送出する信号は、情報チャネル
RCHI、RCH2が時間的に規則正し5く伝送フレー
ムを構成する(第10図(a)参照)。
上記信号は主装置10からの線路長に応L5た伝搬遅延
時間をもって各子機20.〜20nに到着し、各子機は
予め定められた情報チャネルの信号を受信する(第10
図(b)および(c、)参照)。一方、各子* 201
〜20nはに線31からの受信信号をもとに予め定めら
れたタイミングでT線32に信号を送出する。第10図
では、子@20□は受信信号中の情報チャネルRCHI
と同一時刻に(第10図(d)参照)、また、子機20
、は受信信号中の情報チャネルRCH2と同一時刻に(
第10図(c)参照)、そJtぞれTCHI、TCH2
として信号を送出するものとしている。これらの信号は
、更に、主装置10までの線路長に応じた伝搬遅延時間
をもって主装置10に到着する(第10図(f)参照)
。すなわち、主装置10がT線32から信号を受信する
場合、各情報チャネルTCH1、TC−、H2の到着タ
イミングは、そのチャネルを使用する子機までの線路長
に依存して異なる二とから、二こての信号受信をいかに
信頼性よく行うかが生変な課題となる。
従来の二の種の多重伝送方式では、T線32に伝送され
る各チャネルを第11図のように構成し、主装置10は
これらを調歩同期で受信していた。
第1J図においてスタートビットは1ビツト、情報ビッ
ト(通信情報)は8ビツトである。この構成において、
スタートピッ1−としてはT線32の無信号状態を識別
可能な信号が固定的に使用される。主装置10では、T
線32上の信号レベルを伝送ピント周期の8〜16倍程
度程度速クロックでサンプリングし、てスタートピッ1
〜を検出し、それに続く通信情報を受信する。通信中は
毎フレーム、各チャネル毎に上記動作が繰返される。
しかし、なから、このような従来方式では、信号値の識
別タイミングが?lt−のスタートビットのみで決定さ
れるため、T線への雑音電圧の混入によってスタートビ
ットの誤検出や紛失が発生すると、そのチャネルの全通
信情報を誤って受(fflするこ、二となり、伝送品質
が劣化する欠点を有している。
従来の他の方式としては、TIを伝送される各チャネル
の構成として、第11図に示した形式の前に複数のプリ
アンプルビットを設け、+11−のスタートビットを使
用する場合の伝送品質劣化を救済する方法がある。し、
かじ、この場合には無効信号の比率が増大し、伝送路の
使用効率が低下するという欠点を有している。
〔発明の目的〕
本発明は上記従来方式の欠点を解決するため。
複数フレームにわたるスタートビットの監視により、受
信チャネル対応で最適な信号識別タイミングを決定する
ようにし、た多重伝送方式を提供する、二とにある。
〔実 施 例〕
本発明に従った主装置の一実施例を第1図に、子機の一
実施例を第2図に示す。主装置と複数の子機の接続関係
は第9図と同じであり、T線を伝送される各チャネルの
構成は第11図と同じである。以下、説明の簡j修化の
ため、多重チャネル数は2とする。
第1図において、101はライントライバ、102はラ
インレシーバ、103は主クロツク源、104は送信フ
レーム組立回路、105は受信信号識別回路である。1
06はRBl、RB2からなるデータレジスタであり、
それぞれ受信チャネルTCH1’、TCH2から取り出
した通信情報を蓄積する。107は計時回路、108は
計時回路107の出力が規定回数(以下の説明では3回
とする)一致したことを判定する一致判定回路である。
109はRT、、RT、からなるタイミングレジスタで
あり、それぞれ受信チャネルTCH1。
T CH2に対応して一致判別回路108の出力信号を
蓄積する。110はタイミングレジスタ109の出力に
従って、受信信号識別用クロックφ8を作成する識別ク
ロック源である。
第2図において、201はライントライバ、202はラ
インレシーバ、203は同期回路、204はチャネル計
数回路、205は送信割当てチャネル番号を記憶するレ
ジスタ、206は計数回路204のT出力と送信チャネ
ルレジスタ205の内容を比較し両者の一致を判定する
比較回路、207は送出すべきデータが蓄積されるデー
タレジスタ、208は受信信号に同期したピットクロッ
クφbsで比較回路206の出力φtに従ってデータレ
ジスタ207の内容をチャネルのフォーマットに組立て
て送出する送信回路である。
第3図は子機の動作を説明するタイミング図。
第11図乃至第6図は主装置の動作を説明するタイミン
ク図である。
まず、第2図および第3図により、子機の動作を説明す
る。R線31からラインレシーバ202を介し、て第3
図(a)の受信信号が同期回路203に入力さ戯たもの
とする。同期回路203は受信イn号に位相同期したピ
ントクロックφbΣ、フレームクロックφがおよびチャ
ネルクロックφσを発生する(第3図(b)、(c)参
照)。チャネル計数回路(CCT)204は、各受信伝
送フレームクロックφβで初期化され、チャネルクロッ
クφc5の立上り毎に計数を歩進する(第3図(e)参
照)。
こ4:で、当該子機に2番目のチャネルの使用権が付与
され、レジスタ205にrr 2 uが保持されている
ものとする。このとき、比較回路(CMP)206はR
a31から2番目のチャネルを受信している期間、出力
φt を高レベルに保ち、゛送信回路(TXC)208
の動作を活性化する(第3図(f)参照)。送信回路(
TXC)208はφ亡が高レベルとなったことにより、
データレジスタ207の内容の先頭にスタートビットを
付加し、ピットクロックφ腿に従ってライントライバ2
01を介し、T線32へデータを送出する。(第3図(
g)参照)。
このようにし、で、子機はR線31から受信した信号中
の特定チャネルの受信開始時点と同一時刻に、Tm32
ヘスタートビツトを送出し1通信中はこの動作が繰返さ
れる。
次に、第1図および第4〜6図により、主装置の動作を
説明する。送信フレーム組立回路104は、主クロック
103から第4図(a)、(b)および(c)に示すフ
レームクロックφf9PL、チャネルクロックφ。ボ、
ピットクロックφI)51Lを供給されて、第4図(d
)の伝送フレームを構成し、ライントライバ101を介
してR線31に送出する。一方、子機の送出した信号は
、T線32からラインレシーバ102を介して受信信号
識別回路105に入力され、その信号レベルが判定され
る。以下、信号受信に関する主装置の動作を、同期確立
動作と定常受信動作に区分し・て説明する。
同期確立動作: 第10図で説明したように、各子機の送出信号がT線を
伝送されて主装置に到達するタイミングは、各子機まで
の線路長に依存して変化し、チャネルTCHI、TCH
2の受信タイミングは等間隔とならない。し、たがって
、1:れら全チャネルを単一のクロックでサンプリング
することは不可能である。しかし14個々のチャネルの
受信タイミングをR線送出信号のフレーム位相を基準と
して見ると、それは毎フレーム同一タイミングに存在す
る。たとえば、T線32の第1チヤネルTCHIは、各
フレームにおいてチャネルクロックφ(jetの1番目
の立上り時点から11秒の時間遅れで受信され、このT
1は毎フレーム同一の値である(第4図(e)参照)。
この性質を利用する、通信開始時に同期確立のためのト
レーニングを行うことにより、各チャネル毎に最適なサ
ンプリングクロックを作成する。二とが可能である。
第、5図は1番目のチャネルに対するトレーニング動作
を説明するためのタイミング図である。第5図中、(a
)と(b)は第4図と同じであり、(’c)はR線31
に送出される信号、(cl)はそれと対応し、てTl5
32から受信されるTC)11の信号を3フレームにわ
たって示したものであり、各フレームでの遅れ時間がT
1となっている。通信開始時に第1チヤネルに割り当て
られた子機が信号送出を開始すると、第1図の計時回路
(CINT)107は、チャネルクロックφc2の最初
の立上り煮Tc1からTgA受信信号の開始点Tslま
での時間を計時する(第5図(e)参照)。この計時動
作は毎フレーム繰返され、計時結果は一致判定回路10
8に順次入力される。一致判定回路108は同一チャネ
ルに対する計時値が3回連続して一致すると、その値を
有意と見做し、この計Bf値をタイミングレジスタ10
9に転送する。タイミンクレジスタ109は1,2番目
のチャネルに対応したレジスタRT1.RT2で構成さ
れ、そ戯ぞれに対応する計時値が設定される。
定常受信動作: 上記の同期確立動作により、1.2番目のチャネルの受
信開始タイミングがタイミングレジスタ109のRTl
、RT2に蓄積されると、このタイミシグ情報をもとに
識別クロック源110がサンプルクロックφ、を発生し
、受信信号識別回路105において受信信号のレベル判
別が行われる。
識別クロック源110には、R線31への送信に使用す
るのと同一のピットクロックfb帆を位相シフトさせた
C相りロックφ1〜φえが入力され。
、:れらを利用して信号値識別タイミング(サンプルク
ロックφつの立上り)が受信信号の有意期間の中央に近
くなるように、φ3の発生がなされる。
、:の様子を第6図に示す。同図は、1.2番目のチャ
ネルTCHI、TCH2を4相クロツクφ。
〜φ4で受信する場合を示したものである。1番目のチ
ャネルTCHIを受信するとき、識別クロック源110
はタイミングレジスタ109のRTlより計時値T1を
取り出し、送出信号RCH1の送出開始から11秒後の
時点に最も近いタイミングに立下りを有するクロック(
第6図ではφ3)を決定し、サンプルクロックφ8を発
生する。識別回路105ではφ、(φ3)の立上りでT
CHlの信号(スタートビットST、およびデータビッ
トb1〜b8)の値を識別し、その結果をデータレジス
タ3.06のRBIに転送する。、TCHlの受信が終
了すると、識別クロック源110は次のタイミングレジ
スタ109のRT2より計時値T2を取り出し1、上記
と同様の動作でφ、(φI)を発生し、このφ6で識別
さ九た信号値がデータレジスタ106のRB2に転送さ
れる。
以上、多重チャネル数が2の場合について動作を説明し
たか、同一の手法をよりチャネル数の多い用途に適用す
ることは容易に実現できる。
本発明の別の一実施例を第7図および第8図で説明する
。第7図において、主装置10と複数の子@201〜2
0,1は1対のツイストペア線の伝送ta4oにマルチ
接続さ九る。第8図は多重チャネル数を2とした場合の
信号伝送タイミングを示したもので、(a)は主装[1
0の送出信号、(b)は(a)の信号が子機20.で受
信されるタイミン゛グ、(c)は(a)の信号が子@2
0nで受信さ乳るタイミング、(d)は子機201が第
1チヤネルTCHIに送出する信号、(C)は子機20
nが第2チヤネルT CH2に送出する信号、(f)は
主装置10における伝送路40上の信号である。
主装置10は無信号期間を間において、規則的な周期で
RCHl 、、RC)I2を送出する。子機20、〜2
0,1は上記無信号期間に、予め定められたタイミング
で(、二こで(土RCHI又はRCH2の後縁と一致す
るタイミングで)信号を送出する。
二のとき、前述の実施例と同様に、主装置10に到達す
るTCHI、TCH2のタイミングを送出信号フレーム
を基Y(Qとして観測すると、その到達タイミングはチ
ャネル毎に異なったものとなる。
しかし1.各チャネルに対し、主装置10の送出終了時
点Tel、Tc2と受信開始時JTsl、Ts2の時間
差Ts1.−Tel。Ts2−Tc2は毎フレーム一定
となる。このことに着目すると、前記の実施例と同様の
手法により、各チャネルの信号受信に使用する!&適な
識別クロックを作成できることは容易に理解される。
[発明の効果〕 以上説明したように、本発明によれば、主装置における
信号受信は、チャネル毎の嘔−のスタートビットに依存
せず、常に、チャネル対応の最適なサンプルクロックが
使用されるため、ビット誤りの確率を大幅に低減させる
ことができる。また、同期トレーニング時における同期
確立の判定は、スタートビット検出までの時間の複数回
一致でなされるため、偶発的な雑音による誤同期の可能
性を大幅に低減させることができる。、更に、同期用に
長大なプリアンプルを必要とせず、伝送効率の向上が可
能となる。
【図面の簡単な説明】
第1図は本発明に従った主装置の一実施例を示す図、第
2図は同じく子機の一実施例を示す図、第3図は子機の
動作タイミング図、第4図乃至第6図は主装置の動作タ
イミング図、第7図は本発明の他の実施例を示す図、第
8図は第7図における信号伝送のタイミング図、第9図
は本発明の適用される通信システムの構成図、第10図
は第9図における信号伝送のタイミング図、第11図は
子機の送出信号フォーマットを示す図である。 10・・・主装置、 20.〜2on・・・子機、′3
0・・・伝送路、 1’03・・・主クロツク源、10
4・・・送信フレーム組立回路、105・・・受信信号
識別回路、 106・・・データレジスタ。 107・・・計時回路、108・・・一致判定回路、1
09・・タイミングレジスタ、 110・・・識別クロ
ック源。 弗1図 03 第2図 01 第3図 (d)pbs 置皿〜−−−−−−−−メタ1ビシト十
2UfのiL檜ト 第4図 第8図 Tc+ T5HTcx T52 第9@ 0 とUl どU7L

Claims (2)

    【特許請求の範囲】
  1. (1)1台の主装置と複数の子機が共通の伝送路にマル
    チ接続され、主装置は伝送路に複数の下りチャネルをフ
    レームに組立てて送出し、信号送信権を有する各子器は
    前記フレームの位相を識別し、該当子機に予め割り当て
    られた位相で伝送路に上りチャネルの1つとし・て信号
    を送出し、主装置と子機との間で時分割多重伝送を行う
    通信システムにおいて、前記主装置は、各上りチャネル
    が主装置に到着する時点(以下、到着タイミング値とい
    う)を前記送出フレームの位相を基準として計時し1、
    該計時した到着タイミング値に従って各上りチャネルと
    対応した位相を決定し、該決定した位相から信号識別ク
    ロックを発生して伝送路からの信号受信を行うことを特
    徴とする多重伝送方式。
  2. (2)前記主装置は、前記到着タイミング値を複数のフ
    レームにわたって比較し、該到着タイミング値が規定回
    数一致した時、該当到着タイミング値に従って受信信号
    識別クロックを発生することを特徴とする特許請求の範
    囲第1項記載の多重伝送方式。
JP11970484A 1984-06-11 1984-06-11 多重伝送方式 Pending JPS60263545A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11970484A JPS60263545A (ja) 1984-06-11 1984-06-11 多重伝送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11970484A JPS60263545A (ja) 1984-06-11 1984-06-11 多重伝送方式

Publications (1)

Publication Number Publication Date
JPS60263545A true JPS60263545A (ja) 1985-12-27

Family

ID=14768016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11970484A Pending JPS60263545A (ja) 1984-06-11 1984-06-11 多重伝送方式

Country Status (1)

Country Link
JP (1) JPS60263545A (ja)

Similar Documents

Publication Publication Date Title
EP0188117B1 (en) System for adjusting signal transmission timing in time-division multiplexing signal transmission
US5128945A (en) Packet framing using cyclic redundancy checking
EP0100662B1 (en) Digital communication system
US6928126B2 (en) Reception interface unit in transmission system
CA2010144C (en) Network clock synchronisation
US7065101B2 (en) Modification of bus protocol packet for serial data synchronization
US6633578B1 (en) Transmission interface unit in transmission system
US7116739B1 (en) Auto baud system and method and single pin communication interface
US4516236A (en) Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals.
CA1288835C (en) Line delay compensation for digital transmission systems utilizing low power line drivers
GB1588184A (en) System for linking data transmitting and receiving devices
JPS60263545A (ja) 多重伝送方式
US5043989A (en) Terminal adapter having a multiple HDLC communication channels receiver for processing control network management frames
US4694470A (en) Data transmission circuit
JPS59502009A (ja) パケツト形式の高速デ−タを受信する装置
CA2037488C (en) Communication terminal equipment
JP2759585B2 (ja) 文字組立分解器
JPS58173938A (ja) 複数ビツト単位のデ−タ伝送制御方法
JPH11215144A (ja) 時刻情報をもつディジタルデータの再現装置
JPS6121649A (ja) 回線交換型ル−プネツトワ−ク
SU1509913A1 (ru) Устройство дл сопр жени абонента с ЭВМ
JP2632901B2 (ja) 通信インタフェース方式
JPH0738649B2 (ja) 調歩同期式デ−タ変換回路
JPH0482445A (ja) 通信装置
JPS63300643A (ja) 時分割多重化伝送方式