JPS60264116A - ダイオ−ド減衰器 - Google Patents

ダイオ−ド減衰器

Info

Publication number
JPS60264116A
JPS60264116A JP12098984A JP12098984A JPS60264116A JP S60264116 A JPS60264116 A JP S60264116A JP 12098984 A JP12098984 A JP 12098984A JP 12098984 A JP12098984 A JP 12098984A JP S60264116 A JPS60264116 A JP S60264116A
Authority
JP
Japan
Prior art keywords
diode
att
circuit
operational amplifier
impressed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12098984A
Other languages
English (en)
Other versions
JPH0247128B2 (ja
Inventor
Shigenobu Aihara
相原 重信
Yasuo Matsuzaki
松崎 保夫
Osamu Yamamoto
修 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP12098984A priority Critical patent/JPH0247128B2/ja
Publication of JPS60264116A publication Critical patent/JPS60264116A/ja
Publication of JPH0247128B2 publication Critical patent/JPH0247128B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • H03G1/0052—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/24—Frequency-independent attenuators

Landscapes

  • Attenuators (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はダイオード減衰器に関し、特に超高周波帯にて
使用されるπ型定インピーダンスダイオード減衰器に関
する。
従来技術 か\るダイオード減衰器の具体例が第1図に示すしてお
シ、定インピーダンス化のだめの直流バイアス印加点3
と基準電位点(アース)との間に、ダイオードDX、抵
抗R,及びダイオードD2の直列回路と、更にはダイオ
ードD3.抵抗R2及びダイオードD4の直列回路とが
挿入されている。そして、入力端子1からバイパスコン
デンサC1を介してRF(高周波)信号が印加され、出
力端子2ヘバイパスコンデンサC2を介してRF信号導
出される。ダイオードD2とD4とには制御電圧4及び
5が夫々印加されるようになっている。
か\るπ型ダイオード減衰器では、抵抗R,,R2をR
F回路の特性インピーダンスに等しく設定しかつ端子3
の電位を一定に保った場合、RF信号入出力1及び2か
らみた回路インピーダンスは各ダイオードのインピーダ
ンスが変化しても略一定に維持されることが知られてい
る。
こ\で、半導体ダイオードは、−その順方向電圧対電流
特性が対数特性を有していることから可変減衰素子とし
て良く用いられているが、そのRFF抗値ははy順方向
電流によシ決まるために、入力制御電圧に対して直線的
に減衰量を変化させかつ温度変化も少なくせしめること
は困難となっている。
発明の目的 本発明は温度変化も少なくかつ直線的な変化をなす減衰
特性を有するダイオード減衰器を提供することを目的と
している。
発明の構成 本発明によるダイオード減衰器は、直流バイアス印加点
と基準電位点との間に2個のダイオードを含む直列回路
を2組設け、これ等直列回路の各直列接続部を信号の入
出力とするπ型定インピーダンスダイオード減衰器を対
象とし、その特徴とするところは、これ等ダイオードと
同特性のダイオードと抵抗との直列回路を帰還部に有し
入力に所定制御電流が印加された演算増幅器(以下オペ
アンプと称す)を含み、このオペアンプの出力電圧を直
列回路の各直列接続部へRFチョーク回路を介して供給
するようにしたことにある。
実施例 以下に第2図を用いて本発明の詳細な説明する。
第2図において第1図と同等部分は同一符号によシ示し
ておシ、オペアンプ6の帰還部は抵抗R11とダイオー
ドD11との直列回路よシなっている。
このオペアンプ6の正相入力はアースされ、逆相入力に
は抵抗R12を介して制御用電流Iiが印加されている
。このオペアンプ6の出力電圧は、オペアンプ7、コン
デンサC21+ Qs l抵抗&1〜〜からなるRFF
号阻止用のRFチョーク回路(ボルテージフォロワ機能
を有する)を介して制御端子4及び5へ夫々印加されて
いる。他の構成は第1図のそれと同一である。
こ\で、端子4,5に同一電圧が印加されるとすれば、
ダイオードD2(D4)のインピーダンスをRD!とす
れば、RF倍信号対する減衰量ATTは、 ATT=20JJg+o(2Ro/Ro2+1) ・−
・・−(1)となる。馬はRF回路の特性インピーダン
スである。
一方、ダイオードの整流特性は、その温度特性に注目し
て考えると、 □、 = Ae (q/Kr) (Vl)−φB) 、
、、−0−=−−(2)又は、 Vo= (KT/q) bsge (■D/A)+φB
 −・・・CI)と表わされる。こ\に、Aは定数、q
は電子電荷、Kはポルツマン定数、Tは絶対温度、φB
はピルティングポテンシャルである。
従って、ダイオードのRF抵抵抗値上、R= ””/ 
aI = 1/ ((q/に’l’) Aeq/KT(
VD−aB) )= (KT/q) (1/I。)・・
・・・・・・・(4)となる。
そして、端子4及び5に印加される電圧V。は、C3)
式より、 %”(Kνq ) log e (I i/A)+φB
+R111i・・・・・・(5)となるから、ダイオー
ドD2(D4)に流れる電流ID、は、 1D□=Ae(q/KT)代−φB) =Iie(qバT)R1、Ii、0. 、、、1001
.−00.(6)となる。(1) 、 (4)及び(6
)式より、ATT”20A)gto (2Ro/ ((
KT/(1) (1/ID、) )+1) =201oglo ((q2句) 2Ro Ii 6 
(Q/”)R111i+1) =20Logto((2Ro/Rt□l z e”+ 
1 )−−(7)となる。こ\に、 2=(q/KT)Rn工i ・・・・・・・・・・・・
(8)である。
(7)式において、2が十分大きい場合には、ATT中
20JJgto((2Ro/Rn )c e” )=2
0 lj)gro (2Ro/R+t ) Z+αx 
−−・・・(9)となる。αは定数である。2が十分大
きければ制御電流Iiを変化させても20 lDgIo
 (2RO/ R11)gなる項の変化は少なくなシ、
よって、(9)式で示すATTははソオペアンプ6の印
加制御電流Iiに比例して変化することが判る。
特に、(7) 、 (8)式は減衰量が温度変化に対し
ては絶対温度に比例した印加電流変化と同程度であるこ
とを示し、温度変化が少ないことが判る。
また、(8)式の数値計算によれば、RI□を鳥の略2
倍に選べば、RF減衰量ATTはItにハ譬比例するこ
とになる。よって、オペアンプ6の帰還抵抗R11をR
F’%性インピーダンスのはソ2倍とすれば、制御電流
Iiに対してはヌ直線的に変化しかつ温度変化も少ない
減衰特性が得られる。
上記例では、制御電圧印加点をダイオードD2とR,(
R4とR11)の接続点としているが、ダイオードD2
(R4)の直流インピーダンスはR+ (Rz)に比し
大とすれば、ダイオードD1とR+ (DmとR,)の
接続点に制御電圧を印加しても良い。尚、この場合には
R1□はR6の2倍よりも若干大とする必要がある。
また、オペアンプ−6の中力電圧を端子41.5へ供給
するためのRFチョーク回路は、図示の例に限定される
ことな(LCタイプのチョーク回路を用いても良い。
発明の効果 紙上の如く、本発明によれば、温度変化も少なくかつ制
御電流に対する直線性も良好な減衰特性を得ることがで
きる。特に)・イブリッドIC(集積回路)等で構成す
れば更に温度安定性の良い定インピーダンス可変減衰器
が実現可能である。
【図面の簡単な説明】
第1図は従来のダイオード減衰器の回路図、第2図は本
発明の実施例の回路図である。 主要部分の符号の説明 1.2・・・信号入出力端子 3・・・直流バイアス印加端子 4.5・・・制御電圧印加端子 6.7・・・オペアンプ D1〜D4. D、、・・・ダイオード出願人日本電気
株式会社 代理人 弁理士 柳 川 信

Claims (2)

    【特許請求の範囲】
  1. (1)直流バイアス印加点ヒ基準電位点との間に2個の
    ダイオードを含む直列回路を2組設け、これら直列回路
    の各直列接続部を信号の入出力とするπ型定インピーダ
    ンスダイオード減衰器であって、−前記ダイオードと同
    特性のダイオードと抵抗との直列回路を帰還部に有し入
    力に所定制御電流が供給された演算増幅手段を含み、こ
    の演算増幅手段の出力電圧を前記直列回路の各直列接続
    部へ供給するようにしたことを特徴とするダイオード減
    衰器。
  2. (2)前記抵抗の抵抗値を前記信号に対する回路の。 %iインピーダンスの略2倍に選定してなることを特徴
    とする特許請求の範囲第1項のダイオード減衰器。
JP12098984A 1984-06-13 1984-06-13 Daioodogensuiki Expired - Lifetime JPH0247128B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12098984A JPH0247128B2 (ja) 1984-06-13 1984-06-13 Daioodogensuiki

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12098984A JPH0247128B2 (ja) 1984-06-13 1984-06-13 Daioodogensuiki

Publications (2)

Publication Number Publication Date
JPS60264116A true JPS60264116A (ja) 1985-12-27
JPH0247128B2 JPH0247128B2 (ja) 1990-10-18

Family

ID=14800024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12098984A Expired - Lifetime JPH0247128B2 (ja) 1984-06-13 1984-06-13 Daioodogensuiki

Country Status (1)

Country Link
JP (1) JPH0247128B2 (ja)

Also Published As

Publication number Publication date
JPH0247128B2 (ja) 1990-10-18

Similar Documents

Publication Publication Date Title
US4723110A (en) Transconductance amplifier
US7068099B2 (en) Power amplifier module with distortion compensation
KR920006292B1 (ko) 제어가능한 적분기
US4168528A (en) Voltage to current conversion circuit
US4857865A (en) Self equalizing multi-stage radio frequency power amplifier
US4430626A (en) Networks for the log domain
US4547741A (en) Noise reduction circuit with a main signal path and auxiliary signal path having a high pass filter characteristic
US4234804A (en) Signal correction for electrical gain control systems
CA2349019A1 (en) Analog multiplying circuit and variable gain amplifying circuit
US4366449A (en) Integrated voltage control variable gain circuit and a signal transmission circuit using the same
US4145666A (en) Multistage amplifier circuit
JP3081210B2 (ja) 線形利得増幅回路
JPS6012331Y2 (ja) 2個のトランジスタを具える増幅回路
JPH0573285B2 (ja)
US7180357B2 (en) Operational amplifier integrator
US4385364A (en) Electronic gain control circuit
US4510452A (en) Circuit having square-law transfer characteristic
KR100186796B1 (ko) 필터 회로
JPH0225286B2 (ja)
US7573414B2 (en) Maintaining a reference voltage constant against load variations
JPH0247128B2 (ja) Daioodogensuiki
Sato et al. CMOS Continuous-Time Integrator with Capacitance Multiplier
JPH02268507A (ja) アクティブ・フィルタ回路
GB2083984A (en) Signal correction for electrical gain control systems
JPS61175713A (ja) 両極電源発生回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees