JPS6027295A - 時間スイツチ - Google Patents
時間スイツチInfo
- Publication number
- JPS6027295A JPS6027295A JP13437183A JP13437183A JPS6027295A JP S6027295 A JPS6027295 A JP S6027295A JP 13437183 A JP13437183 A JP 13437183A JP 13437183 A JP13437183 A JP 13437183A JP S6027295 A JPS6027295 A JP S6027295A
- Authority
- JP
- Japan
- Prior art keywords
- write
- read
- address
- data bus
- time switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は時分割交換機の時間スイッチに関する。
従来１時分割交換機の時間スイッチは汎用のメモリを使
用して構成されるのが通例であった。
用して構成されるのが通例であった。
この場合、一般にｎ多重入力１ｍ多涌出力の時間スイッ
チでは、１フレーム周期当りｎ回の書込みサイクルとｎ
回の読出しサイクルを必要とし、１フレ一ム周期をｎ十
ｍにサイクル分割して読出、書込を行なっている。この
結果、使用本発明の目的は、上記従来の欠点を解決し。
チでは、１フレーム周期当りｎ回の書込みサイクルとｎ
回の読出しサイクルを必要とし、１フレ一ム周期をｎ十
ｍにサイクル分割して読出、書込を行なっている。この
結果、使用本発明の目的は、上記従来の欠点を解決し。
入力信号の書込みと出力信号の読出しとを同時に独立に
行いうる時間スイッチを提供することにある。
行いうる時間スイッチを提供することにある。
本発明によれば９時分割交換機の時間スイッチ要素であ
るデータバスメモリに、書込アドレスを選択する書込ア
ドレスデコーダと、読出アドレスを選択する読出アドレ
スデコーダと、これら２組のデコーダに対応する２組の
アドレス入力ボートを具備した時間スイッチが得られる
。
るデータバスメモリに、書込アドレスを選択する書込ア
ドレスデコーダと、読出アドレスを選択する読出アドレ
スデコーダと、これら２組のデコーダに対応する２組の
アドレス入力ボートを具備した時間スイッチが得られる
。
次に図面を参照して本発明の詳細な説明する。
第１図は、従来の時間スイッチの構成例であり、従来の
データバスメモリ１０を汎用メモリで構成した。所謂逐
時書込ランダム読出の時間スイッチを示す。汎用メモリ
１０では、アドレス入力端子Ａが１組しか準備されてい
ないだめ。
データバスメモリ１０を汎用メモリで構成した。所謂逐
時書込ランダム読出の時間スイッチを示す。汎用メモリ
１０では、アドレス入力端子Ａが１組しか準備されてい
ないだめ。
）１１込カウンタ２０の出力ＷＡと読出制御メモリ６０
の出力ＲＡを入力する多重回路４０が配備され。
の出力ＲＡを入力する多重回路４０が配備され。
ザイクル分けされた書込読出タイミングに従って、書込
み読出しが行われている。
み読出しが行われている。
第２図は本発明による時間スイッチの一実施例の構成例
であり、書込アドレスＷＡと読出アドレスＲＡとの２種
の独立したアドレス入カボトＡｉｎ、 Ａｏｕｔを持つ
データバスメモリ１０′を使用し、第１図に示しだ従来
例と同様に逐時書込ランダム読出を行っている。データ
バスメモリ１０′の内部には、後で詳述するような２種
のアドレスデコーダが準備され、書込カウンタ２０と読
出制御メモリ５０から掬えられた情報に従って、１１１
込と読出とをそれぞれ独立に実行する。
であり、書込アドレスＷＡと読出アドレスＲＡとの２種
の独立したアドレス入カボトＡｉｎ、 Ａｏｕｔを持つ
データバスメモリ１０′を使用し、第１図に示しだ従来
例と同様に逐時書込ランダム読出を行っている。データ
バスメモリ１０′の内部には、後で詳述するような２種
のアドレスデコーダが準備され、書込カウンタ２０と読
出制御メモリ５０から掬えられた情報に従って、１１１
込と読出とをそれぞれ独立に実行する。
ここで１時間スイッチの多重度を入力、出力ともｎとす
れば、従来方式（第１図）では、１フレーム周期当り２
ｎ回のアクセス（書込および読出）を行う必要があり、
データバスメモリ１０に多重度の２倍の速度が要求され
るのに対し９本発明による実施例（第２図）では、書込
み読出しを独立に行っているだめ、データバスメモリ１
０′は多重度と同程度の速度で動作するもので良く、ス
イッチの設計・製造が容易となる利点がある。
れば、従来方式（第１図）では、１フレーム周期当り２
ｎ回のアクセス（書込および読出）を行う必要があり、
データバスメモリ１０に多重度の２倍の速度が要求され
るのに対し９本発明による実施例（第２図）では、書込
み読出しを独立に行っているだめ、データバスメモリ１
０′は多重度と同程度の速度で動作するもので良く、ス
イッチの設計・製造が容易となる利点がある。
第６図には、第２図に示しだデータバスメモＩＪ１０’
の構成例が更に詳細に示されている。入力ハイウェイ（
第２図）から入力する書込データＷＤは、書込アドレス
デコーダ１１が選択するメモリセル１３に書込まれる。
の構成例が更に詳細に示されている。入力ハイウェイ（
第２図）から入力する書込データＷＤは、書込アドレス
デコーダ１１が選択するメモリセル１３に書込まれる。
一方、これとは独立して読出アドレスデコーダ１２が指
定するメモリセル１６の内容が順次読出データＷＤとし
て出力ハイウェイ（第２図）から出力される。
定するメモリセル１６の内容が順次読出データＷＤとし
て出力ハイウェイ（第２図）から出力される。
第４図には、第６図に示したメモリセル１ろの構成例が
更に詳細に示されている。本例では。
更に詳細に示されている。本例では。
メモリセル１３としてＭＯＳスタティックＲＡＭを使用
し、４個のＭＯＳ）ランジスタＱ１〜Ｑ４で構成される
フリップフロップを記憶セルとして。
し、４個のＭＯＳ）ランジスタＱ１〜Ｑ４で構成される
フリップフロップを記憶セルとして。
その書込又は読出をそれぞれ選択線Ｗ又はＲの信−号に
よりＭＯＳ ）ランジスタ（Ｌ＋＋ Ｑａｔ又はＱＳＯ
＋Ｑｕ。をオンし、甲１込データ線ＷＤｔたは読出デー
タ線ｘｔ Ｄに導通する方式である。尚９本例では、Ｗ
Ｄ、ＲＤの逆信号ＷＤ、ＲＤも入出力し、書込読出時の
動作特性の向上を計っている。
よりＭＯＳ ）ランジスタ（Ｌ＋＋ Ｑａｔ又はＱＳＯ
＋Ｑｕ。をオンし、甲１込データ線ＷＤｔたは読出デー
タ線ｘｔ Ｄに導通する方式である。尚９本例では、Ｗ
Ｄ、ＲＤの逆信号ＷＤ、ＲＤも入出力し、書込読出時の
動作特性の向上を計っている。
本発明は１以上説明したように、書込読出用に独立した
２組のデコーダをデータノぐスメモリに具備ぜしめると
とによシ、従来入出力）１イウ工イ多重度の２倍程度で
動作せざるを得なかつ／仁時間スイッチを、入出カッ・
イウエイ多重度と同程度の速度で駆動することが可能と
なり１時間スイッチの高速化を達成でき、又製造歩留り
を向」ニさせることができる等の効果がある。
２組のデコーダをデータノぐスメモリに具備ぜしめると
とによシ、従来入出力）１イウ工イ多重度の２倍程度で
動作せざるを得なかつ／仁時間スイッチを、入出カッ・
イウエイ多重度と同程度の速度で駆動することが可能と
なり１時間スイッチの高速化を達成でき、又製造歩留り
を向」ニさせることができる等の効果がある。
第１図は従来の時間スイッチの構成を示すブロック図、
第２図は本発明による時間スイッチの一実施例の構成を
示すブロック図、第６図は第２図に示すデータバスメモ
リの内部構成例を示したブロック図、第４図は第６図に
示すメモリセルの構成例を示した回路図である。 １０．１０’・・・データバスメモリ、１１・・・〒１
込アドレスデコーダ、１２・・・読出アドレスデコーダ
。 １６・・・メモリセル、２０・・・書込ツＪウンタ、′
５０・・・読出制御メモリ、４０・・・多重回路。 第１図 第２図 第３図 第４図
第２図は本発明による時間スイッチの一実施例の構成を
示すブロック図、第６図は第２図に示すデータバスメモ
リの内部構成例を示したブロック図、第４図は第６図に
示すメモリセルの構成例を示した回路図である。 １０．１０’・・・データバスメモリ、１１・・・〒１
込アドレスデコーダ、１２・・・読出アドレスデコーダ
。 １６・・・メモリセル、２０・・・書込ツＪウンタ、′
５０・・・読出制御メモリ、４０・・・多重回路。 第１図 第２図 第３図 第４図
Claims (1)
- １、時分割交換機の時間スイッチ要素であるデータバス
メモリに、？Ａ′込アドレスを選択する書込アドレスデ
コーダと、読出アドレスを選択する読出アドレスデコー
ダと、前記書込及び読出アドレスデコーダの２組のデコ
ーダに対応する２組のアドレス入力ボートを具備したこ
とを特徴とする時間スイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13437183A JPS6027295A (ja) | 1983-07-25 | 1983-07-25 | 時間スイツチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13437183A JPS6027295A (ja) | 1983-07-25 | 1983-07-25 | 時間スイツチ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6027295A true JPS6027295A (ja) | 1985-02-12 |
Family
ID=15126817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13437183A Pending JPS6027295A (ja) | 1983-07-25 | 1983-07-25 | 時間スイツチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6027295A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63503232A (ja) * | 1986-02-28 | 1988-11-24 | リカレント ソル−ションズ リミテッド パ−トナ−シップ | 自動流れ制御装置 |
| JPH0745456A (ja) * | 1993-07-28 | 1995-02-14 | Tokin Corp | トロイダルコイル用固定ケース |
-
1983
- 1983-07-25 JP JP13437183A patent/JPS6027295A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63503232A (ja) * | 1986-02-28 | 1988-11-24 | リカレント ソル−ションズ リミテッド パ−トナ−シップ | 自動流れ制御装置 |
| JPH0745456A (ja) * | 1993-07-28 | 1995-02-14 | Tokin Corp | トロイダルコイル用固定ケース |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5953280A (en) | Bank selection for synchronous readable and writable semiconductor memory | |
| US4667310A (en) | Large scale circuit device containing simultaneously accessible memory cells | |
| JP2625141B2 (ja) | デュアルポートｒａｍメモリ装置 | |
| JPH0158591B2 (ja) | ||
| JPS6027295A (ja) | 時間スイツチ | |
| JPS6443894A (en) | Semiconductor memory | |
| JPS5827439Y2 (ja) | モリの番地選択回路 | |
| JPH04205787A (ja) | マルチポートメモリ | |
| JP3090104B2 (ja) | 半導体メモリ装置 | |
| JPS6055386A (ja) | 半導体メモリ | |
| JPH0713860B2 (ja) | 半導体記憶装置 | |
| JPH0213394B2 (ja) | ||
| JPS61139990A (ja) | シリアルアクセスメモリ | |
| JPS60147996A (ja) | 半導体記憶装置 | |
| JPH0750856B2 (ja) | 遅延回路 | |
| JPS623504B2 (ja) | ||
| JPH02149997A (ja) | スタテイツクｒａｍに対するアドレス増幅回路 | |
| JP3057728B2 (ja) | 半導体記憶装置 | |
| JPH0376094A (ja) | 半導体記憶装置 | |
| JPH02208896A (ja) | 半導体メモリ回路 | |
| JPS63228497A (ja) | 半導体記憶装置 | |
| JPS6222291A (ja) | 半導体記憶装置 | |
| JPH03212894A (ja) | 集積回路装置 | |
| JPS61214198A (ja) | Ｒａｍのクリア方法 | |
| JPH02185795A (ja) | 記憶装置 |