JPS6029141B2

JPS6029141B2 - 結合装置

Info

Publication number: JPS6029141B2
Application number: JP9171977A
Authority: JP
Inventors: 誠彦小池
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1977-07-29
Filing date: 1977-07-29
Publication date: 1985-07-09
Also published as: JPS5425648A

Description

【発明の詳細な説明】本発明は２つの共通母線を結合する装置に関する。

近年複数のプロセッサを結合して協力して仕事を行なう
いわゆるマルチプロセッサシステムが注目されている。

マルチプロセッサシステムにおいて有力となっている一
つの方式は、複数のプロセッサが互いのメモリ１／０装
置を自由にアクセス可能とするために、それぞれの母線
を直接結合するものである。複数の母線を結合する場合
困難な問題が発生する。すなわち、それぞれ独立したプ
ロセッサが動作しているので、一方のプロセッサが他方
のプロセッサの母線を使用する場合、母線使用の競合が
発生する。この様な場合、一般的に行なわれる方法とし
ては、一方の母線から受けたアクセス要求を受けて他方
の母線に接続されているプロセッサへ使用要求を出し承
認を受けてから母線へのアクセスを行なう方式がとられ
る。しかし、もし要求を受けたプロセッサ側が何らかの
原因で要求を受け付けないか、あるいは、実装されてい
ないメモリ等をアクセスして、応答が得られない様な時
は、要求を出した側のプロセッサは永久に持ち続けるか
、あるいは母線を占有し、相手側のプロセッサをも動作
不能にしてしまう危険があった。従来行なわれた方法は
各所にタイマ回路を用意し動作不能状態が一定時間持続
されると、母線を強制的に開放する様にして危険に対応
している。しかし、この様なタイマ回路による方式では
一度タイムアウトで母線が開放されると、それまでアク
セスを行なっていた装置は、途中で停止されてしまうの
で、アクセス中の制御シークェンスがみだされ、アクセ
ス情報が失なわれる欠点があった。本発の目的は、２つ
の独立して動作する母線を結合し、一方の母線からのア
クセスを受け、他方の母線ヘアクセスを行なう装置にお
いて、アクセスを行なっているプロセッサがアクセス途
中でアクセスを中止しても、アクセス情報を保持し、他
方の母線へのアクセスを続行し、アクセスの状態，情報
をアクセスを行なっていたプロセッサへ知らせる手段を
有する結合装置を提供することにある。本発明の結合装
置によれば、プロセッサが別の母線ヘアクセスを行なっ
て何らかの原因によって動作不能になってもその時のア
クセス状態が保持されているので適当な処理プログラム
によりアクセス状態を回復することが出来るため、容易
にマルチプロセッサシステム実現を可能とした。

以下に本発明を実施例を用いて詳細に説明する。第１図
は本発明の一実施例の構成を示すプロセッサ図で、１，
２は母線１，２であり、３は状態制御回路であり、４は
アクセス応答回路であり、５はマスタアクセス回路であ
り、６はアクセス保持伝達回路である。

母線１において特定のアドレス範囲がアクセスされると
アクセス応答回路４によ検出されリード判定２１４ある
いはライト判定２２４を出し保留状態となる。マスタア
クセス回路５はリード判定２１４あるいはライト判定２
２４を入力すると母線２ヘアクセス１６を行ないアクセ
スが開始されるとスタート信号３０３を出しアクセスが
終了すると終了信号２０５を出しアクセス応答回路４の
保留状態を解除する。アクセス保持伝達回路６はライト
判定２２４あるいはリード判定２１４が出されると母線
１のアクセス情報を保持しアクセス１６が行なわれスタ
ート信号３０３が出されると保持された情報を母線２へ
出力する、もしリードアクセス判定２１４の時はアクセ
ス終了２０５がくると母線２のアクセス情報を保持し母
線１へ保持されて情報を伝達する。状態制御回路３は、
母線１に接続され、母線１であらかじめさだめた状態制
御要求が出されたことを検出し、アクセス保持伝達回路
６へ制御指令線群１４により指令し、アクセス保持伝達
回路６のデータ，アドレス等の情報を提示あるいは変更
及び状態変更指令ＲＩによりマスタアクセス回路５の状
態変更を行なう。第２図は、アクセス応答回路４の１つ
の構成例を示すためのブロック図であり、２１は、アド
レス比較回路、２２はアドレス設定回路、２３はアクセ
ス応答順序回路である。

アドレス比較回路２１は、母線１とアドレス設定回路２
２よりの設定値２０１が一致した時、一致出力２０２を
、アクセス応答順序回路２３へ知らせる。アクセス応答
順序回路は、・・・母線１のＩＪード信号２０７により
リードあるいはライトアクセスを判定しリード判定２１
４あるいはライト判定２２４を出力し保留状態となり保
留信号２０３を母線１に出力する。マスタアクセス回路
５より終了信号２０５を得て保留信号２０３を解除する
。第３図は、マスタアクセス回路５の１つの構成例を示
すためのブロック図であり、マスタアクセス回路５は１
つの順序回路で構成される。

回路５は１つの順序回路５１で構成される。リード判定
２１４あるいはライト判定２２４を入力すると母線２ヘ
アクセス１６を行なう、アクセス１６は次のようにして
行なわれる。母線２に含まれるリクエスト線３０１より
母線使用要求を出す。母線２より母線使用承認信号３０
２を受けるとスタート信号３０３を出力し、アクセスを
開始する。母線２より終了信号３０４を受けると終了信
号２０５をアクセス応答回路４とアクセス保持伝達回路
６へ知らせる。もし状態制御回路３が制御指令線群１４
の状態変更ＲＩを出力すると、マスタアクセス回路５は
強制的に終了信号２０５を出し初期状態にもどる。

第４図は、状態制御回路３の１つの構成例を示すための
ブロック図であり、４１はアドレス比較回路、４２はア
ドレス設定回路、４３はデコード回路である。

第４図においてアドレス比較回路４１は母線１とアドレ
ス設定回路４２とを比較し母線１においてあらかじめさ
だめた状態制御要求があったことを検出し、デコード回
路４３へ知らせる。デコード回路４３は状態制御要求を
デコードしセット信号Ｓ３，Ｓ４あるいはィネーブル信
号Ｅ３，Ｅ４，Ｅ５を発生し前述のアクセス・・・保持
伝達回路６へ、さらに状態変更指令ＲＩをマスタアクセ
ス回路５へ伝達し、状態の制御を行なう。第５図はアク
セス保持伝達回路６の１つの構成例を示すためのブロッ
ク図であり、５１，５３は保持回路、５２，５６はオア
回路、５８，５９はアンド回路、５４，５５，５７，６
川ま出力回路である。第５図において、まずライト判定
２２４が出力された時の動作は以下のとおりである。ラ
イト判定２２４はオア回路５２、及び５６を経由して保
持回路５１，５３に保持指令となり母線１のアドレス部
５０２、及びデータ部５０６の情報が保持される。母線
２へのアクセス１６のスタート信号３０３が出されると
出力回路６０がィネーブルされ保持回路５１のアドレス
が母線２へ出力される。同時にアンド回路５８でライト
判定２２４とアンドされ出力回路５５がイネーブルされ
、保持回路５３のデータが母線２へ出力される。次にリ
ード判定２１４が出力された時は、以下のとおりになる
。まずオア回路５６，５２を経由して保持回路５１，５
３のセット指令が作られ母線１のアドレス・デ−夕がそ
れぞれ保持される。スタート信号３０３が出されると保
持回路５１のアドレス情報が出力回路６０を経由して母
線２へ出力される。終了信号２０５が出されるとアンド
回路５９、及びオァ回路５６を経由し保持回路５３のセ
ット指令が作られ、母線２のデータが保持され母線１へ
出力回路５４を経由し出力される。最後に、状態制御回
路３が状態制御アクセスを検出すると、以下の５つの制
御信号が出力される。すなわち、セット信号Ｓ３はデー
タ保持回路５３へ母線１側からセットする、セット信号
Ｓ４はアドレス保持出力回路５１へ母線１側からセット
する、ィネーブル信号Ｅ３，Ｅ４はそれぞれデータ選択
出力回路５４よりデータ保持回路５３の内容，アドレス
保持出力回路５１の内容を母線１側へ出力する、ィネー
ブル信号Ｅ５は状態出力回路５７よりマスタアクセス回
路５から来た終了信号２０５を母線１側へ出力する。以
上、実施例を下に詳しく説明したとうり、本発明は、複
数のプロセッサが互いの母線を結合して処理を行なうシ
ステムにおいて、一つのプロセッサが他のプロセッサの
母線をアクセスする場合、そのアクセスを検出し応答す
る機能とそのアクセスを受けて他方の母線でアクセスを
実行する機能と、その時点でのアクセス情報を保持し２
つの母線間でデータを授受する機能と、プロセッサがア
クセスの状態を後で知り更新することが出来るための状
態制御機能を持つ回路から構成され、プロセッサ間で相
互にアクセスを行なう場合のアクセス中断事故等の障害
にも対処可能な結合装置が提供される。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は本発明に用いられるアクセス応答回路の１つの構
成例を示すためのブロック図、第３図は本発明に用いら
れるマスタアクセス回路の１つの構成例を示すためのブ
ロック図、第４図は本発明に用いられる状態制御回路の
１つの構成例を示すためのブロック図、第５図は本発明
に用いられるアクセス保持伝達回路の１つの構成例を示
すためのブロック図である。１，２・・・・・・母線、３・・・・・・状態制御回路
、４・…・・アクセス応答回路、５・・・・・・マスタ
ァクセス回路、６．．．．．．アクセス保持伝達回路、
２１・・…・アドレス比較回路、２２・…・・アドレス
設定回路、２３・・・・・・アクセス応答順序回路、４
１・・・・・・アドレス比較回路、４２・・・・・・ア
ドレス設定回路、４３・・・・・・デコード回路、５１
，５３・・・・・・保持回路、５２，５６・・・…オア
回路、５８，５９・・・・・・アンド回路、５４，５５
，６０・・・・・・出力回路、５７・・・・・・状態出
力回路である。豹７図第２図発３図髪４図菊Ｓ図

Claims

【特許請求の範囲】

１２つの母線を結合する装置であつて前記母線の一方
に対して特定のアドレス範囲がアクセスされたことを検
知しリードあるいはライトアクセスを判定し、保留状態
となり前記保留状態を前記一方の母線に仮えすアクセス
応答回路と、前記アクセス応答回路から前記判定された
リードあるいはライトアクセスによつて起動され他方の
母線へ前記判定されたリードあるいはライトアクセスを
行ないアクセスが終了すると前記アクセス応答回路の前
記保留状態を解除するマスタアクセス回路と、前記２つ
の母線に結合され前記ライトアクセスが判定された時は
前記一方の母線のアクセス情報を保持し前記他方の母線
に前記ライトアクセスが行なわれると前記保持された情
報を出力し又前記リードアクセスが判定された時は前記
一方の母線のアクセス情報を保持し前記他方の母線に前
記リードアクセスが行われると前記保持された情報を出
力し前記リードアクセスが終了すると前記他方の母線の
アクセス情報を保持し前記一方の母線に前記保持されて
アクセス情報を出力することによつてアクセス情報を保
持し受け渡しを行なうアクセス保持伝達回路と、前記第
一の母線からあらかじめ定められて特定のアクセスを検
出し前記マスタアクセス回路と前記アクセス保持伝達回
路の状態を前記一方の母線へ伝達あるいは前記一方の母
線の情報によつて変更を行なう状態制御回路とを有する
ことを特徴とする結合装置。