JPS6029267B2 - デイジタル信号分配装置 - Google Patents

デイジタル信号分配装置

Info

Publication number
JPS6029267B2
JPS6029267B2 JP56159533A JP15953381A JPS6029267B2 JP S6029267 B2 JPS6029267 B2 JP S6029267B2 JP 56159533 A JP56159533 A JP 56159533A JP 15953381 A JP15953381 A JP 15953381A JP S6029267 B2 JPS6029267 B2 JP S6029267B2
Authority
JP
Japan
Prior art keywords
signal
receiver
drive circuit
output
complementary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56159533A
Other languages
English (en)
Other versions
JPS57129055A (en
Inventor
ジヤン−クロ−ド・フロマン
ジヤン−ルイ・マリヨン
ジエラ−ル・オレンゴ
ミシエル・ベルエ−グ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS57129055A publication Critical patent/JPS57129055A/ja
Publication of JPS6029267B2 publication Critical patent/JPS6029267B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125Discriminating pulses
    • H03K5/1252Suppression or limitation of noise or interference
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/20Repeater circuits; Relay circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Pulse Circuits (AREA)

Description

【発明の詳細な説明】 本発明は、1つの装置中の遠隔点間又は複数の装置間に
おいてディジタル信号を分配するディジタル信号分配装
置に係り、特に信号幅のスキューを最小にでき、これに
よりサイクリック信号比を一定にできる上記ディジタル
信号分配装置に関する。
例えば、中央処理装置、通信制御装置又は電話交換機の
ようなディジタル・データ処理装置においては、データ
処理装置を構成する異なった回路の動作の同期をとるた
めに高周波クロック信号を必要としている。
その結果、クロツク信号はいくつかの点に搬送されなけ
ればならず、信号幅に歪が無いことが必要である。すな
わち、クロツク信号分配の間、エラー源を制限するため
にクロツク信号のサィクリック比を一定に維持する必要
がある。信号スキューを低減させる上で生じる問題は、
信号伝送の間に生じるスキューを調整する調整回路を設
けることによって解決できる。
例えば、1978年12自発行のIBM Techni
calDisclosmeB山letin、vol.2
1、M.7、第29斑頁及び第2999頁には、集積ク
ロック回路中の信号スキューを自動的に補償する装置を
開示している。
この装置によれば、すべてのクロツク回路が同一チップ
上に形成される主発振器から発生されるクロック信号を
自動的に調整することが可能となる。かかる自動調整を
行うために、発振器から供給される原信号から導出され
る異なったクロック信号間の位相スキューを、調整回路
の補助の下にチップ特性に従って調整するように作用す
る鮫正信号を発生する手段が必要である。このような技
術によれば、主発振器から導出される異なった信号間の
スキューを低減できるが、これらの信号を遠隔点へ分配
するときに生じる問題を解決することができない。米国
特許第3741591号は、駆動回路から信号を受ける
と同時に内部反射によりすべての点が同じ電圧値となる
よう構成されたクロツク信号分配装置を開示している。
しかし、かかる装置は、立上り時間及びインピーダンス
等に制限があり、かかる装置の適用範囲が限られたもの
になってしまつ。本発明の目的は、信号幅のスキューを
低減するための回路を別に設ける必要のないディジタル
信号分配装置を提供するにある。
本発明の別の目的は、クロック信号をデータ処理装置に
分配するのに特に好適な上記のようなディジタル信号分
配装置を提供するにある。
本発明の別の目的は、適用範囲の広い信号分配装置を提
供するにある。
本発明による信号分配装置は、2つの相補入力及び2つ
の相補出力を有し全差動駆動回路に接続される全差動受
信器を含む。
これらの受信器及び駆動回路は、信号が使用される例え
ばディジタル・データ処理装置のような装置の内部に配
置される。分配されるべき信号は、受信器によって受信
され、同じ集積モジュールに配置可能な次の駆動回路に
送信される。駆動回路の出力の信号は局所的に使用され
ることができ、且つ、例えば同軸ケーブル、ひねり接続
対のような電気的接続手段を介して信号が利用可能でな
ければならない別の所に位置する別の装置へ伝送するこ
とができる。受信器及び駆動回路の数はこれらを使用す
る装置の規模及び信号が利用できる状態になければなら
ない点の数の関数である。本発明によ,れば、各信号分
配装置中で、受信器の真出力を駆動回路の相補入力に接
続し且つ受信器の相補出力を駆動回路の真入力に接続す
ることによって、すなわち受信器と駆動回路とを交差接
続することによってスキューを除去することができる。
局所的に使用される信号の質を改良するために、すなわ
ち伝送線の負荷によって信号が影響を受けないようにす
るために、同じ信号分配装置中に複数の駆動回路を設け
ることができる。
1つの駆動回路は、遠隔点への伝送を確実ならしめるも
のであり、他の駆動回路は局所的に信号を使用するため
に局所的分配を確実ならしめるものである。
この場合、駆動回路は交差接続により受信器出力に接続
される。以下、添付図面を参照して本発明の実施例につ
いて説明する。
第1図は、例えば180o位相の異なるクロック信号日
及び日からなる2つの信号を伝送するための信号伝送回
路を示す。
これらの信号は、発振器及びこれに接続されて位相がシ
フトされたクロック信号を供給する回路によって供給さ
れる。この伝送回路は、複数の同一の中継器を含んで構
成される。第1図には、2つの中継器が参照番号2及び
3を付して示されている。データ処理装置中の信号分配
装置は、図示の例の場合、同軸ケーブルによって相互に
接続されている。各中継器は、受信器と、駆動回路とを
含む。
すなわち、中継器2は、受信器4と駆動回路5とを含み
、中継器3は、受信器6と駆動回路7とを含む。各受信
器及び各駆動回路は、2つの相補入力1及び1と、2つ
の相補出力Q及びQとを有する。本明細書においては、
特定の回路の入力1及び1又は出力Q及びQは、その特
定回路の参照番号をサフイツクスとして付すことにより
示すものとする。例えば、真入力L及び真出力Q4は回
路4の入力1及び出力Qを示す。相補入力及び出力1及
びQは、識別記号じを付して示すものとする。信号分配
装置は、ケーブル8及び9によって直接に又は同一装置
を介して相互に接続されている。回路R及びDRは全差
動回路である。
すなわち、それらの入力1及び1の信号はそれらの出力
Q及びQの信号と同様に相補的である。中継器において
、出力Qは入力1と同一位相であり、また出力Qと入力
1と同一位相である。かかる回路の具体例は後に説明す
る。受信器は信号を受信してこれを整形するように作用
し、駆動回路は信号を別の遠隔装置へ送信するか又は信
号を局所的に使用するために供給するように作用する。
第1図に示されているように、受信器の算出力Qは駆動
回路の入力1に接続されているので、後に第2図を参照
して説明するように信号幅のスキューを低減することが
できる。
第2図は、例えば後に第4図及び第5図を参照して説明
するェミッタ結合型の受信器及び駆動回路から得られる
種々の異なった波形を示す。
第2図には、波形Aとして相補的クロック信号が例示さ
れている。これらの信号は、例えば第1の回路の受信器
Rの入力1及び1に印加される信号である。これらの信
号の先端と後端(立上り部と立下り部)は、時点らとt
,において交差する。これら2つの時点間の時間間隔は
保持されるべきパルス幅に等しい。波形Bは、例えば、
受信器出力及び駆動回路入力における信号Q及びQを示
す。
受信器及び駆動回路は、スイッチング・モードで動作す
るトランジスタ回路で構成できる。出力信号の遅延は、
出力信号が基準電圧VREFを横切る時点によって決ま
る。Qの立下り部は、時点toから時間TBQ経過後に
基準電圧を横切り、Qの立上り部は、時間TcQ経過後
に基準電圧を横切る。Qの立下り部は、時点らから時間
TBQ経過後に基準電圧を横切り、Qの立上り部は、時
間TcQ経過後に基準電圧を横切る。
同様に、出力信号Q及びQの立上り時間TMと立下り時
間TDとは同一ではない。以下の説明においては、本発
明の原理をタイミング図で示すために、スイッチング時
間は互いに非常に異なるものと仮定する。
TcQ=4単位時間 、 TcQ=5単位時間TBQ=
7単位時間 、 TBQ=3単位時間TMQ=2単位時
間 、 TMQ=6単位時間TBQ=4単位時間 、
ToQ=8単位時間第2図に示されているように、受信
器の出力においてBで示されている2つの信号Q及びQ
は、時点t2及びt3において交差する(これによりパ
ルス幅TIが画定される)立上り部と立下り部を有する
受信器及び駆動回路は同じ種類の回路に選択できるので
、上記パラメー外ま、受信器でも駆動回路でも同一であ
る。
第2図のBで示された信号が、直接接続、すなわち受信
器の出力Qを駆動回路の入力1に接続するとともに受信
器の出力Qを駆動回路の入力1に接続する接続態様を介
して駆動回路に印加されると、パルス幅T2を画定する
時点t4及びt5において立上り部と立下り部が交差す
るCに示された信号が、駆動回路の出力Q及びQに、生
じる。
他方、本発明により、受信器が交差接続を介して、駆動
回路に接続されるときには、第2図のDに示されている
ように、パルス幅T3を画定する時点t6及びt7にお
いて立上り部と立下り部とが交差する信号が出力Q及び
Qに生じる。
第2図に示されているように、時点t2とtoとの間の
時間間隔はTIIであり、時点t4とらとの間の時間間
隔はT21=TIIである。
時点t3とちとの間の時間間隔はT12であり、時点t
5と上3との間の時間間隔はT22;T12である。交
差接続を行っているため、時点上6とt2との間の時間
間隔はT31=T12であり、時点らとt3との間の時
間間隔はT32=TIIである。したがって TI=TO+T12一TII T3=TI+T32−T31 よつて T3=TO パルス幅のスキューは次のようになる。
T3−TO=0 直接接続なので、 T2=TI−T21十T22 上述のようにTIは次式で与えられる。
TI=TO+T12一TII よって、次のようになる。
T2一TO=2(TI−TO) 受信器の場合、(TI−TO)はパルス幅のスキューな
ので、スキューが零であった交差接続に関する前の場合
とは対照的に直接接続の場合には、パルス幅のスキュ−
は、初期スキュー(TI−TO)を2倍したものとなる
例えば、(TI−TO)が24時間単位であれば、パル
ス幅のスキューは4.糊時間単位に等しい。この原理を
適用するために、1つの受信器とし、くっかの駆動回路
からなる小型の汎用集積モジュールが設けられる。
このモジュールは例えばデータ処理装置におけるクロッ
ク信号を必要とする点に配置される。次に、第3図を参
照してこのようなモジュールの回路構成について説明す
る。
このモジュールは、送信されるべき且つ局所的に使用さ
れるべき信号日及び日を入力31及び32において受け
る受信器30を含む。3つの駆動回路33,34及び3
5が設けられ、これらの回路の、入力1は受信器30の
出力Qに接続され、駆動回路の入力1は受信器30の出
力Qに接続されている。
電圧発生器36は、受信器30並びに駆動回路33,3
4及び35に動作電圧V^を供給する。駆動回路33の
出力Q及びQの信号は、例えばデータ処理装置の遠隔点
すなわちかかる遠隔点に配置された別の同一モジュール
の受信器に与えられる。
送信は、送信先に応じて同軸ケーブル又はねじれ対を介
して行われる。駆動回路34及び35の出力Q及びQの
信号は、該モジュールと同じカード‘こ配列された回路
において局所的に利用可能である。したがって、これら
の信号は、第1図において考慮された場合と異なり、遠
隔送信による影響を受けない。上記実施例の別の利点は
、3つの駆動回路を同一構成にすることもできるし、各
駆動回路を異なった要求、例えばインピーダンスやレベ
ル適応についての異なった要求を満足させる特性を有す
るように構成することもできることにある。データ処理
装置においては、クロック信号は異なった技術の回路を
介して搬送されるので、クロック信号を適当なしベルに
することが必要である。さらに、データ処理装置等適用
されるべき装置の構成及びインピーダンスに応じて多数
の駆動回路を使用できる。
第4図は、第1図又は第3図の構成に使用できる受信器
の具体的構成の一例を示す。
この受信器は、周知のェミッタ結合型トランジスタ受信
器である。この受信器は、ベースが入力1及び1を構成
する2つのトランジスタ40及び41からなる。トラン
ジスタ40及び41のェミツタは電流源を構成するトラ
ンジスタ42のコレク外こ接続され、トランジスタ42
のェミッタには抵抗43を介して電圧−Vが供給されて
いる。トランジス夕42の導適状態は、そのベースに印
加される電圧V^によって制御される。トランジスタ4
0及び41のコレクタは、抵抗44及び45を介して接
地されている。
ェミッタ・フオロワ接続されたトランジスタ46及び4
7のベースは、トランジスタ40のコレク夕と抵抗器4
4との接続点及びトランジスタ41と抵抗45との接続
点にそれぞれ接続されている。トランジスタ46及び4
7のェミッ外こは抵抗48及び49を介してそれぞれ電
圧−Vが供給される。トランジスタ46及び47のコレ
クタは接地されている。受信器の出力Q及びQは、それ
ぞれ、トランジスタ46及び47のヱミツタからとられ
るよう構成されている。かかる構成の回路において、ト
ランジスタ40及び41は、入力1及び1のレベルに応
じて、どちらか一方が導適状態になり、他方が非導通状
態になる。したがって、出力Q及びQのレベルは入力1
及び1のレベルと反対になる。本発明によれば、駆動回
路は、交差接続を介してパルス幅のスキューを補償する
ために基本的に同じ構成を有する。
本発明を具体的に実施するのに使用できる駆動回路の一
例が第5図に示されている。第5図の駆動回路は、ェミ
ッタ・フオロワ・トランジスタのェミッタ抵抗が除去さ
れている点を除いて第4図の回路と同一である。この駆
動回路は、トランジスタ52及び抵抗63を含んで構成
される電流源に接続されたェミッタ結合トランジスタ5
0及び51を含む。トランジスタ50及び51のベース
は、入力1及び1を構成し、受信器の出力Q及びQにそ
れぞれ接続されるべきものである。トランジスタ50及
び51のコレク外まそれぞれ抵抗54及び55を介して
接地されるとともに、エミッタ・フオロワ・トランジス
タ56及び57のベースにもそれぞれ接続されている。
トランジスタ56及び57のコレク外ま薮地され、駆動
回路の出力Q及びQは、トランジスタ57及び56のェ
ミッタからそれぞれとられる。出力はモジュール中で浮
いた状態に保持されるので、駆動回路が使用されないと
きには電力消費が小さくなる。さらに、出力にはあらゆ
る種類の負荷を接続することができる。このモジュール
は、データ処理装置等本発明による信号分配装置を利用
する装置中のクロツク信号又は他の種類の信号の融通性
の高い信号分配に好適なものである。
事実、データ処理装置等本発明による信号分配装置を利
用する装置の複数の異なった部分に中央点から星型に信
号を供給することもできるし、あるいは直列に信号を供
給することもできる。また、これら2つの信号供給方法
を組合わせることもできる。要するに、本発明による信
号分配装置を利用する装置の構成に応じて、モジュール
を最も適当な点に配置すればよい。中継器間の接続の態
様は重要ではなく、直接接続でも交差接続でもよい。重
要なのは、モジュールそれ自体が第3図に示されるよう
に構成されることである。
【図面の簡単な説明】
第1図は本発明の原理を示す概略図、第2図は本発明の
利点を示すためのタイミング図、第3図は例えばデータ
処理装置のような装置にディジタル信号を供給するため
に使用可能な汎用モジュールを示すブロック図、第4図
は第1図及び第3図の分配装置に使用可能な受信器の一
例を示す回路図、第5図は第1図及び第3図の分配装置
に使用可能な駆動回路の一例を示す回路図である。 2,3・・・・・・中継器、4・・・・・・受信器、5
・・・・・・駆動回路、1・・・・・・真入力、1・・
・・・・相補入力、Q・・・・・・真出力、Q・・・・
・・相補出力。 FIG.l FIG。 2 FIG.3 FIG.4 FIG.5

Claims (1)

  1. 【特許請求の範囲】 1 真信号と相補信号とから成るデイジタル信号を所要
    装置に分配するデイジタル信号分配装置であつて、 前
    記分配装置の伝送回路中に、 前記真信号を受ける真入力、この真入力と同相の真出
    力、前記相補信号を受ける相補入力、及びこの相補入力
    と同相の相補出力を有する受信器と、 前記受信器の相
    補出力に接続される真入力、この真入力と同相の真出力
    、前記受信器の真出力に接続される相補入力、及びこの
    相補入力と同相の相補出力を有する駆動回路と を具備
    することを特徴とするデイジタル信号分配装置。
JP56159533A 1980-11-28 1981-10-08 デイジタル信号分配装置 Expired JPS6029267B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP80430027A EP0053214B1 (fr) 1980-11-28 1980-11-28 Système de distribution de signaux numériques
EP80430027.5 1980-11-28

Publications (2)

Publication Number Publication Date
JPS57129055A JPS57129055A (en) 1982-08-10
JPS6029267B2 true JPS6029267B2 (ja) 1985-07-09

Family

ID=8187426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56159533A Expired JPS6029267B2 (ja) 1980-11-28 1981-10-08 デイジタル信号分配装置

Country Status (4)

Country Link
US (1) US4412335A (ja)
EP (1) EP0053214B1 (ja)
JP (1) JPS6029267B2 (ja)
DE (1) DE3072018D1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4638299A (en) * 1982-04-06 1987-01-20 Pico Electronics Limited Electrical appliance control
US4489417A (en) * 1982-11-24 1984-12-18 International Business Machines Corporation Multi-level communication circuitry for communicating digital signals between integrated circuits
US4575646A (en) * 1983-06-02 1986-03-11 At&T Bell Laboratories High-speed buffer arrangement with no delay distortion
JPS60134440A (ja) * 1983-12-23 1985-07-17 Hitachi Ltd 半導体集積回路装置
US4782253A (en) * 1984-02-15 1988-11-01 American Telephone & Telegraph Company, At&T Bell Laboratories High speed MOS circuits
JPS60232749A (ja) * 1984-05-01 1985-11-19 Nippon Telegr & Teleph Corp <Ntt> デイジタル中継伝送方式
US4785396A (en) * 1986-01-28 1988-11-15 Intel Corporation Push-pull serial bus coupled to a plurality of devices each having collision detection circuit and arbitration circuit
US4859880A (en) * 1988-06-16 1989-08-22 International Business Machines Corporation High speed CMOS differential driver
KR970029314A (ko) * 1995-11-27 1997-06-26 윌리엄 이. 힐러 화상 제어 신호를 화소 클럭 신호로 인코딩하는 시스템
US5801549A (en) * 1996-12-13 1998-09-01 International Business Machines Corporation Simultaneous transmission bidirectional repeater and initialization mechanism
US6338103B1 (en) 1999-03-24 2002-01-08 International Business Machines Corporation System for high-speed data transfer using a sequence of overlapped global pointer signals for generating corresponding sequence of non-overlapped local pointer signals
US6140855A (en) * 1999-03-30 2000-10-31 International Business Machines Corporation Dynamic-latch-receiver with self-reset pointer
US7236518B2 (en) * 2002-10-24 2007-06-26 Intel Corporation Deskewing differential repeater

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1400733A (fr) * 1963-06-04 1965-05-28 Control Data Corp Système de resynchronisation d'impulsions
US3381089A (en) * 1964-10-01 1968-04-30 Ibm Data transmission apparatus
US3430070A (en) * 1965-02-17 1969-02-25 Honeywell Inc Flip-flop circuit
DE2027515A1 (de) * 1970-06-04 1971-12-09 Stute G Übertragungsvorrichtung für elektromagnetische Signale in stark gestörten Räumen
CH533926A (de) * 1971-01-22 1973-02-15 Dixi Sa Entstörschaltung für logische Signale und Verfahren zum Betriebe derselben
US3751591A (en) * 1972-06-20 1973-08-07 Ibm Zero skew clock distribution system
US3924240A (en) * 1973-04-09 1975-12-02 Gen Electric System for controlling processing equipment
DD106756A1 (ja) * 1973-08-24 1974-06-20
US3946246A (en) * 1974-09-03 1976-03-23 Motorola, Inc. Fully compensated emitter coupled logic gate
GB1501452A (en) * 1975-01-28 1978-02-15 Int Computers Ltd Digital signal sampling circuit

Also Published As

Publication number Publication date
US4412335A (en) 1983-10-25
EP0053214A1 (fr) 1982-06-09
JPS57129055A (en) 1982-08-10
EP0053214B1 (fr) 1987-08-26
DE3072018D1 (en) 1987-10-01

Similar Documents

Publication Publication Date Title
US5818890A (en) Method for synchronizing signals and structures therefor
KR960003170A (ko) 전 듀플렉스 자료 통신용 고속 직렬링크
JPS6029267B2 (ja) デイジタル信号分配装置
US20020174373A1 (en) Data transmission system using a pair of complementary signals as an edge-aligned strobe signal and input/output buffers therein
JP4937609B2 (ja) 出力バッファ回路と差動出力バッファ回路並びに伝送方法
US4064360A (en) High speed digital switch
EP0364557A1 (en) METHOD AND APPARATUS FOR STABILIZED DATA TRANSMISSION.
EP0687399B1 (en) BiCMOS differential delay element with constant pulse width
JPH0854957A (ja) クロック分配システム
GB2131658A (en) Communication bus
US7864909B2 (en) Signal delay structure in high speed bit stream demultiplexer
KR920022719A (ko) 모뎀과 터미날 사이의 데이타 전송율을 변화시킬 수 있는 데이타 전송 시스템
US5627482A (en) Electronic digital clock distribution system
EP0176184B1 (en) A phase changing circuit
US4285063A (en) Apparatus for providing evenly delayed digital signals
US6269414B1 (en) Data rate doubler for electrical backplane
KR940009333B1 (ko) 집적 전자 다중 회로
US5309475A (en) Data interchange network
US3947777A (en) Circuit arrangement for the demodulation of a phase-modulated signal
US4063197A (en) Plural transistor oscillator phase continuous frequency encoder circuit
US3303433A (en) Arrangement for distributing timing signals to avoid undersirable reflected signal triggering
JPH11225172A (ja) パルス幅補正回路およびパルス幅補正方法
JPH0548537A (ja) 並列光伝送装置
KR0126847B1 (ko) 모듈간 고속신호 접속장치
JPS62112434A (ja) クロツク分配装置