JPS6029792A - 鍵盤回路の割当方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

（１）発明の技術分野 本発明は複数の鍵よシ少ない同時発音可能な楽音発生器
を有し、押鍵、離鍵に応じてキースイッチのオン、オフ
状態を検出しチャンネルに割当てる鍵盤回路の割当方法
に関するものである。 （２）従来技術と問題点 近年電子楽器において、鍵スイツチ処理方式の技術発展
によって複数の鍵よシ少ない楽音発生器を有し、同時発
音数を制限して押鍵された押鍵１ｎ報を楽音発生器に転
送して所望の楽音を得る方式が多用されている。 従来、これらは同時発音数以上の押鍵τした場合、つま
シ割当てチャンネル数ｆｎとしてｎ−分合部使用されて
いて新たに１鍵が押された場合、■新たな押鍵は、以前
押したｎ鍵の少なくとも１鍵が離されない限シ新たな割
当てをしない。 ■新たな押鍵が、以前押したｎｍの最低音るるいは最高
音から数えてｎ鍵の中にあったならｉｌ！ｌ当てる。 ■新たな押鍵は、以前押したｎ鍵中の中間音を消し割当
てられる。 等の方式がとられている。 これらの−膜形のエンベロープ波形に対する方式に対シ
、ハコ′カッジョンタイプのエンベロープをもつ電子楽
器に対しては、上記の方式を単純に適用したのでは自然
なパーカッションタイプの楽音が得られないという問題
点がある。 つまシ、パーカッションタイプの楽音は押鍵から振巾が
経時的に減衰していくというところに特徴があシ、先に
押された鍵は鍵が押されているにもかかわらず、振巾が
減衰状態に入っているか振巾が”０”となってすでは発
音が終了している。もし発音を終了していれば、発音し
ていないにも拘らずその楽音発生器を占有しているのは
非常に無駄なことである。そしてまた、先に離鍵された
ものが楽音の出力振巾が最も減衰しているので新しい押
鍵の方が重要度がある。しかしながら■の方式では最大
発音数に制限が感じられるし、■の方式では所望した新
たな押鍵がｎ鍵の中に入っていないと割当てられないし
、■の方式では所望した新たな押鍵がｎ鍵外の中間音だ
と割当てられないという現象が起る。しかも、これらの
場合奏者が所望して実際に押している鍵と発音されてい
る楽音との間に違和感が起る。 これはどんな波形のエンベロープでも起るが、とくにパ
ーカッションタイプの楽音ではこれが目立つことになろ
。 （３）発明の目的 本発明の目的は、複数の鍵より少ない同時発音可能な楽
音発生器を有し、押鍵、離数に応じてキースイッチのオ
ン、オフ状態を検出しチャンネルに割当てる鍵盤回路に
おいて、実際に押されている鍵と発音されている楽音゛
との間の違和感をできるｋけ少なくした鍵盤回路の割当
方法を提供することである。 （４）発明の構成 前記目的を達成するため、本発明の鍵盤回路の割当方法
は複数の鍵よシ少ない同時発音可能な楽音発生器を有し
、押鍵、離鍵に応じてキースイッチのオンオフ状態を検
出しチャンネルに割当てる鍵盤回路の割当方法において
、同時発音数以上の新たな押鍵に対し、発音されている
同時発音数の鍵の中で最も先に離された鍵のチャンネル
に前記新たな押鍵の鍵情報を新たに割当てる手段を有す
るとともに、押鍵されている同時発音数の鍵の中で最も
先に押された鍵のチャンネルの鍵情報を別に設けた待避
メモリに待避しておき、該空チャンネルに前記新たな押
鍵の鍵情報を新たに割当て、押鍵が同時発音数以下にな
ったとき前記待避メモリより＋ｉｆｆ記待避された鍵情
報を新たに割当てるようにする手段を具えたことを特徴
とするものである。 （５）発明の実施例 第１図は本発明全適用する電子楽器のシステムブロック
図である。 システム１００は鍵盤回路１４と鍵状態変化検出割当装
置１０（以下アサイナという）と楽音発生をつかさどる
楽音周波数発生器６１．楽音エンベローブ発生器３３−
１．５６−２．楽音波形発生器３５．アサイナと各種装
置とのインターフェイスを行なう各種ボート５０．５２
−１．５２−２．３４よシなる。 アサイナ１０は本発明においては中央演算装置（以下Ｃ
ＰＵという）を使用した方式で述べＣいるが本発明を限
定するものではない。アサイナ１ＵばＣＰＵ１２とこれ
を駆動する主クロック１１とプログラムメモリ１６．イ
ベントメモリ１７．ア丈インメントメモリ１８．カウン
トメモリ１９．１谷Ｍメモリ２０と出カポ−Ｈ１）１！
ｌ、入力ボート（υ１５より成る。 主クロック１１からの駆動クロックを受けてＣＰＵ１２
はプログラムメモリ１６に格納されているプログラムに
従って、内部レジスフ（以下０１１／ジスタという）に
鍵盤回路１４を走査するためＱ足置コード全作成し、そ
してバス１０１上を通して出カポ−）（１）１３に作成
された走査コードを送出し、出力ボート（１）１３から
の走査コーＪ８１応し−Ｃいる鍵盤回路１４のグループ
中の鍵スィッチの開閉状態螢入力ポート（す１５で受け
て、入力ボート（１）　ｉ　５の出力データ（鍵の開閉
状態）をバス１０１上に乗せる。 ＣＰＵ１２はバス１０１上に乗せられたデータと、６鍵
に対応した前回の走査時の鍵１ｆ？報を記憶したイベン
トメモリ１７内の走貸コードにメ４応している場所（エ
リア）のデータと比較して変化（以下イベントという）
の有無を調べる。もしイベントが無ければ、ＣＰＵ１２
はＯＤレジスタの内容をインクリメントして走査コード
を順次鍵盤回路１４に送シ、イベントがあるまで繰返し
走査する。そしてイベントがあれば、その時点よシイベ
ントがあった鍵に対して同時発音数だけ設けたチャンネ
ル数を有するアサインメントメモリ１８への割当である
いはアサインメントメモリ１８からの解除等の動作（イ
ベント処理）を行なうプログラムへ入る。 イベントが発生すると、幹）その鍵が０ＦＦ（オフ）か
らＯＮ（オン）のイベントなのか、（ｂ）ＯＮからＯＩ
Ｆのイベントなのか、さらに、（Ｃ）その鍵のキー情報
が既にアサインメントメモリ１８か、あるいは同時発音
数以上に押された場合に押鍵の新旧を値（以下カウント
値という）として格納しているカウントメモリ１９のカ
ウンタ値から新旧を判断して、もつとも古いチャンネル
に対応するアサインメントメモリ１８のチャンネルに強
制的に割当て、そこに以前入っていた午−情報を待避さ
せておく待避メモリ２０の内容を調べてみることによシ
、アサインメントメモリ１８への割当であるいはアサイ
ンメントメモリ１８からの解除を行なう。 そしてアサインメントメモリ１８の内容が変化したなら
、バス１０１を経由してアサインメントメモリ１８の内
容のうち必要とされる情報を池のブロックたとえば出カ
ポ−）　（２）　５０全通して楽音周波数発生器５１．
入出カポ−）　（１）　３２−１や入出力ボート（２）
５２−２を通して楽音エンベロープ発生器！１３−１゜
５５−２．出力ポート（３）　５４を通して楽音発生器
６５等に転送する。さらに詳細な説明は第６図、第４図
。 第５図のフローチャートを使用して後述する。 第２図は本発明の実施例の構成説明図であフ、第１図の
鍵盤回路１４の具体回路例を示す。 ブロックに付された数字が第１図と同じである出力ポー
ト（１）１３．入カポ−）　（１）　１５は第１図のも
のと同等である。ＣＰＵ１２のＯＤレジスタから送られ
る走査コードは出カポ−）（１）１５で２ツテされる。 そして本図では走査コード６ビツトが入ってきたとき、
３−８デコーダ４υ−１〜４０−９＊使用して、６−６
４デコーダを構成してＵ１〜ＵＩＯ，Ｌｌ〜Ｌ１０．Ｐ
１〜Ｐ４．　Ｔ１−ＴＲ（これに関してはタブレットス
イッチの走査も同じバス上に乗せてもいいことを意味し
て付録的に図示している）のａ数のグループの一つに走
査パルス（本図では負論理パルス）を走査ライン上に送
出する。また、デコーダ４０−２〜４０−９の各出力と
入カポ−１）１５に連結されている８本のバス（０〜７
）の父点が丸１１１内に描かれているように、スイン≠
とダイオードで構成されておシ、スイッチが開かれてい
ると走査パルスがきていても（“Ｌ”となる）接続され
ないので、８本のバスはプルアップ抵抗（Ｒｏ　−Ｒｔ
　）で引き上げられ、入カポ−）（１）１５にＨ”を入
力しスイッチが閉じていると、バス（０〜７）のスイッ
チ閉鎖のバスはダイオードとスイッチによって走査ライ
ンに結合され、スイッチの閉鎖のバスはＩＩＬＩＩとな
る。 そし−Ｃ１スイッチの開放→＊Ｈｎ、スイッチの閉鎖→
”Ｌ″の信号が入力ボート（１）　ｉ　５全通してＣＰ
Ｕ１２円に読込まれ、スイッチの１Ａｉ４変化っま９イ
ベントを判断する。 次に本発明で使用されているイベントメモリ１７゜アサ
インメントメモリ１８．カウントメモリ１９．待避メモ
リ２０の構成について述べる。その前に本発明のシステ
ムは実施例として上寓盤６１鍵、下鍵盤６１鍵２足鍵盤
２５鍵の６つの鍵盤を有しているとする。またＣＰＵ１
２としてもつともボどユ２−である８ビツトＣＰＵの使
用でもってメモリが構成されているが、これは本発明を
限定するものではない。 第１表はイベントメモリ１７の内容を示したものであり
上１　’Ｆ　１足鍵盤それぞれ６〜７鍵毎にグループ化
されておシ、上鍵盤はＵ１〜ＵＩＯの１０グループ、下
鍵盤はＬ１〜ＬＩＤの１０グループ、足鍵盤はＰ１〜Ｐ
４の４グループとなっている。そして表の左端にかかれ
ている文字は、イベントメモリアドレス（以下ＥＭＡと
も略す）を１６進表示したものであシ、本発明では第２
図よシわかるように走査コードと同じものとしている。 表の中に示されているＣ２・・・・・・・・・Ｃ７が錐
と対応し、科＃ｉ！（１）の部分は未使用である。 第２表は上、６９足鍵盤の同時発音数音７．７．２チャ
ンネルとした時のアサインメントメモリ１８の構成を示
している。そして各チャンネルは、鍵のＯＮと同時にＯ
Ｎになり、鍵の０Ｆｆｉ”後から楽音発生終了時でＯＦ
ＦとなるＵＳＥＯＮｌｏＦＦ　ビット・鍵の０Ｎ１０Ｆ
Ｆに対応しているＫｇｙ　０Ｎ１０ＦＦビツト、キー情
報（音階）を表現するために鍵ｃ、ｃｔ・・・・・・・
・　Ｂｅ、ＣｙにＯ〜６０　と番号を１寸けたキーナン
バに表現する６ピツトの計８ピットで構成されるとする
。表の左端のＡｏ”Ａ１５はアサインメントメモリ１８
のアドレス（以下ＡＭＡとも略す）を示す。 そしてこの表では内容はｆ／Ｉ萌化された時のものを示
している。 第３表はカウントメモリ１９の構成を示したものであシ
、楽音発生器がすべて使用されていてかつ押鍵があった
場合に、アサインメントメモリ１８のどのチャンネルに
強制的に割当てたらいいかを判困ｉするカウンタ１直を
示し、アサインメントメモリ１８０チヤンネルに対応し
た数のチャンネル数を有するものである。カウンタ値の
初期値が“０　＝ＯＯＨ（１６進）″にされるか、”２
５５＝ＦＦＨ＜１６進）にされるかは問題ではない。前
者ならば加Ｎ、に行なって最大値を見つけるようにする
し、後者ならば減算を行なって最小値を見つけるように
する。そして加算あるいは減算していってキャリあるい
はボローが出た場合は、本発明ではＦ’ＦＨ”以上める
いはＯＯＨ”以下にならないようにするが、これば８ビ
ツトで表わしているからであって本発明を限定するもの
ではない。 第４表は待避メモリ２０の構成を示したものでらり、鍵
が押されているにもかかわらず、同時発行数以上の押鍵
によってその押鍵ｅｉＪＩＩ当てるために、強制的に除
去されたキーｌ＃報を押鍵数が同時発音数以下になった
ときに復帰できるように貯わえておくものである。 待避メモリへの書込み（待避）、待避メ七りからの読出
しく復帰）は　１ａｓｔ　１ｎ−ｆｉｒｓｔ　ｏｕｔ　
（ｘｉ後に入力したキー情報を最初に読み出す）の方式
を実行するとよい。そして待避メモリ２０は鍵盤より同
時発音数を引いた数を最大とした頑域を４１保する必要
があろう。つまシ上、下１足鍵盤について各々第１表 第２表 第３表 ＡＣ８ＡＣ７ＡＣ６ＡＣ５ＡＣ４ＡＣ５ＡＣ２ＡＣＩ第
　４　表 上　鍵 下　鍵 ５４．５４．２５ワードである。 次に第１図のシステム１００の動作を第３図〜第５図の
フローチャートを使って詳細に述べる。 第３図はアサイナのメインルーチンを示す。メインルー
テンは上、下２足鍵盤の各々についての動作過程を示し
ていて、上鍵盤について説明し、下。 足鍵盤の動作は同等であるのでフローチャートの一部を
略す。メインルーチンはスタートするとｆｉ　４初イベ
ントメモリ１７．ア丈インメントメモリ１８゜カウント
メモリ１９．待避メモリ２０の内容を初期状態にし〔■
）、そして上鍵盤の走査のためのルーテンに入る。鍵盤
回路１４を走査するための最初のコードＯＯＨがＯＤレ
ジスタに、それに対応するイベントメモリ１７のアドレ
スＯＯＨがＥＭＡレジスタに七ットされ〔■〕、ＯＤレ
ジスタの内容である龜査コードがバス１０１上をＡ予て
出力ボート（１）　１５に出力され〔■〕、走査コード
に対応する鍵スイツチグループの開閉状態が入カポ−Ｉ
ｌｌ）１５を通してバス１０１上を経てＣＰＵへ〔■〕
、そしてその開閉状態とＨＭＡレジスタで示す前の走査
状態が格納されてハるイベントメモリ１７の対応する前
回の開閉状態と比較し〔■〕、イベント（変化）があれ
ば鍵の割当て処理するサブイベント処理■（第４図で詳
細で説明）を行なって、そうでなければ直接次のグセー
ブをチェックするためＯＤレジスタ、ＥＭＡレジスタを
、インクリメントする〔（２）。そして、ＯＤンジスタ
の内容がＯＯＨ〜０９１（の間はＮＯとなる団辷■で判
定して再び■から始まって鍵グループの上置を行なう。 この動作を１０１ｇ１行なってＯＤレジベタが０Ａｆ（
となったということは上謔盤に属する１スイツチグルー
プの走査が終了したことを意味２、判定■でＹＥＳと判
定して次のルーテンへ入る。 このルーテンは鍵が離されてリリース状態に入シ、そし
て楽音振幅が“０″となった信号（リリースエンド信号
）があった時点でＵＳＥ　０Ｎ１０ＦＦ　ビットをＯＦ
Ｆとするためのルーテンでおる。最初にアサインメント
メモリ１８のアドレス（ＡＭＡ　）　Ａ。 をＡＭＡレジスタにセットし〔■Ｊ、ＡＭＡレジスタで
示すアサインメントメモリ１８の内容のＵＳＥＯｒｌｏ
ＦＦとＫＥＹ　０Ｎ１０ＦＦ　ｋ　ｆ　ｘ　ツクしくｄ
〕、ＵｉＯＮでＫＥＹ　ＯＦＦの場合エンベローブのリ
リースエンドの有無をチェックし、ＵＳＥピットを処理
する丈プリリース処理０を行なって、そうでなければ直
接アサインメントメモリ１８の次のチャンネル全チェッ
クするために、ＡＭＡレジスタをインクリメントする〔
０〕。そしてアサインメントメモリ１８をすべてチェッ
クする同数７回繰返しまで判定０はＮＯと判定して０か
ら始まる。そして８回目のときＡＭＡレジスタはＡ７と
なり、この繰返しから抜けて下鍵盤についての動作ルー
テンに入る。そして下鍵盤では走査ルーテン１０回、リ
リース処理７’（＠が終了したら、足鍵盤ルーチンに入
夛これらを各々４回、２回行なって再び上鍵盤の走査ル
ーテンになる。このようにメインルーテンは繰返し行な
われる。 第４図は第６図の１サブイベント処理”■のルーテンを
示す図である。 走査した複数の鍵スィッチを有するグループ内１　に少
なくても１つのイベントの有無をチェックし〔マ〕、無
ければリターンし有ればイベントのある鍵に対応するキ
ーナンバを作成し〔〕、そのイベントが０ＦＦ−＋ＯＮ
かＯＮ−＋ＯＦＦがｋｆ：ｒ−ツクし〔ψ〕、ＯＦＦか
らＯＮならばアサインメントメモリ１８内にＵＳＥ　Ｏ
Ｎで同じキーナンバが存在するがチェックし〔Ｖ〕、存
在するなら、キーナンバを変更する必要がないからＫＥ
Ｙ　０Ｎ１０ＦＦビツトのみをＯＮとする〔マ〕。もし
同じナンバが存在しないなら、アサインメントメモリ１
８のいずれかのチャンネルにＵＳＥ　Ｏ＃が存在するか
チェックし〔〕、存在するなら本発明ではＵＳＥ　ＯＦ
Ｆの４在するチャ″ンネルノ中テチャンネル番号が小ざ
いチャンネルのキーナンバにＵＳＥ　ＯＮ、　ＫＥＹ　
ＯＮを付けてアサインメントメモリ１８に割当てる「几
もしアサインメントメモリ１８のいずれのチャンネルに
もＵＳＥＯＦＦが存在しないことがマでチェックされる
と、アサインメントメモリ１８に強制的に割当るための
間断となるカウントメモリ１９内のカウンタ１直（ＡＣ
）の最大であるチャンネルを探し、それに対応するアサ
インメントメモリ１日のチャ／ネルを指定しＣｖ）　、
ｉｓｉされたチャンネルのアサインメントメモリ１８の
ＫＥＹ　０Ｎ１０ＦＦビツトがＯＮかどうか判１所しＣ
”１．ｊ、ＯＮならばいつか復帰する必要があるので、
割当る前にそのチャンネルに入っているキーナンバ４を
待避メモリ２０に待避しておき〔Ｙｌａ、（この待避は
第６図（α）に示す）その後またＭで佃定してＯＦＦな
らば、この鍵は離れていて既にリリース状態に入ってい
るので復帰する必要がなく、ｌｉ！漱アチアサインメン
トメモリ１８０指チャンネルにＵＳｊＤ　ＯＮ，　Ｋｊ
ＥＹ　ＯＮ，キーナンバを割当る■〕。 マの判定でＯＮ→ＯＦＦならば、その鍵についてのキー
ナンバがアサインメントメモリ１８内に存在するかどう
かチェックし■〕、存在するならば待避メモリ２０に鍵
が押されていても発音していない待避キーナンバが存在
するかチェックし〔」、存在するならＫＥＹ　ＯＦＦと
・デつたチャンネルに、待避メモリ２０に最後に待避さ
れたキーナンバｒ復帰（この復帰は第６図（６）に示す
）させて割当る〔）。そしてアサインメントメモリ１８
に恨帰させられ７こ一Ｖーナンバを消して待避メモリ２
０の占有部分をつめるσ〕。 で待避メモリ２０に一つも待避キーナンバがないと判断
された一合俵婦キーナンパが４４−在しないということ
であるから、単にアナインメントメモリ１８の同じキー
ナンバを有するチャ／／ｆ．ルのＩ（　ｊ！：Ｙ　Ｏ１
″Ｖ１０ＦＦピットをＯＦＦとする。 でＯＮ−＋ＯＦＦの鍵のキーナンバがアサインメントメ
モ□１日に存在しないということは待避メモリ２０に存
在することであり、そしてこのｄに対してにも・う復帰
する必要がなりから、待避メモリ２０中の同じキーナン
バｋ　ｒ’Ｐして待避メモリ２０の占有部分を１つつめ
る〔つ〕。（この動作につ−ては第７図で示している。 ） マママをしてＶを通ってきた割当て動作が行なわれると
、アサインメントメモリ１８を１チヤンネルずつチェッ
クしてカウントメモリ１９のカラ／り値を、 ・祈念にアサインされたチャンネルに対応するカウンタ
値を１にセットする。 ・ＫＥＹ　ＯＮとなっているチャンネルに対応するカラ
ンタイ直を＋１する。 ・ＫＥＹ　ＯＦＦとなっているチャンネルはカウンタ値
を変更しない。 のよう処してヤ〕、同時発音数以上の押鍵の割当てを・
判断するカウンタ値を作成する。またの動作によってＩ
Ｙ　ＯＦＦとされたとき、アサインメントメモリ１８を
１チヤンネルずつチェックしてカウントメモリ１９０カ
ウンタ１直を、 ・ＵＳｇ　ＯＮ　＆　ＫＥＹ　０ＦＩＩ’　のチャンネ
ルに対応するカウンタ値を＋７（足鍵の場合＋２）する
。 ・前記以外のチャンネルはカウンタ値を変更しない。 のようにして〔〕、同じ目的のためにカウンタ１直を作
成する。 以上の、マの処理後とは直接であるが、アサインメント
メモリ１８に割当てられた錐と待避メモリ２０に待避さ
れた鍵はＯＮ、アサインメントメモリ１８と待避メモリ
２０より消去されｆｃｍはＯＦＦとなるようにイベント
メモリ１７のその−に対応するビットを反転しけ〕、内
容の変化したアサインメントメモリ１８の内容の必要な
ものを各ボートを通して他のブロックつまυ楽音周波数
発生器３１゜楽音エンベロープ発生器３３−１．５５−
２　楽音波形発生器６５に転送して、再びに戻って同じ
グループの他のイベントをチェックする。 第５図は第３図のサブリリース処理■を示すフローチャ
ートである。 ＵＳＥ　ＯＮ、ＫＥＹ　ＯＦＦとなったチャンネルが見
ツカったトキｉＣ入ってくるルーテンで工／べａ　−プ
のリリースエンドをチェックする。本フローチャートで
は第１図では楽音エンベロープ発生器を２ヶ描いである
が、リリースエンド状態を２つの楽音エンベロープ発生
器からの長い方を取ってもよいし、２−）の論理積でも
よいので、楽音工／ベロープ３６−１のみとして説明す
る。楽音エンベローブ発生器６３−１のリリースエンド
状態を知るために、　ＵＳＥ　ＯＮ　＆　ＫＥＹ　ＯＦ
Ｆのチャンネルに対応するアドレスを入出力ボート＜１
）５２−１　を出力ボートとして使用して送出し□□□
〕、対応するチャンオルのリリースエンド状態を入出カ
ポ−）　（１）　６２−１を入力ポートとして使用して
入力し

〔０〕、リリースエンドとなっているかチェック
し〔［株］〕、なっていれば対応するアサインメントメ
モリ１８のＵＳＥ　′４ｒ、Ｏ１ｉ”Ｆとし〔Ｏ〕、内
容の変ったアサインメントメモリ１Ｂの内容の必要なも
のをバス１０１全通して他のブロックに伝送し〔［株］
〕、リターンする。もしリリースエンドとなっていなけ
ればそのままリターンし次回のチェックを待つ。 第６図は待避メモリ２０への待避と待避メモリ２０から
の復帰を示した図でるり斜線の部分が待避キーナンバが
格納されている部分である。第６図（α）は一つのキー
ナンバ九印荏祷納貞れてｈス暢＆新しいデータ、つまり
一時点前の待避されたデータのあとに待避される様子で
あり、第６図（ｂ）は最も新しいキーナンバ、つまり−
ばん最後に待避されたものより復帰されることを示す。 第７図は第４図のマの動作を表現した図であり、待避メ
モリ２０からの消去である。 第７図（Ｇ）のように格納されていて復帰を待っている
のであるが、アナインメントメモリ１８に復帰する前に
既に鍵が離された場合待避メモリ２０に格納しておく必
要がないので、そのキーナンバの漬浸が第７図（ｂ）の
斜線の白抜きの部分にあることがわかったら、そこのデ
ータを取除き第７図（Ｃ）で示すように１つずつつめて
いくことを示す。 第８図は押鍵、Ｍ錐に対するカウントメモリ１９のカウ
ンタ値の変化と強制割当てを示す図である。 本発明では同時発音数は上、−ド２足謎盤で７．７．２
としているが一般的には複数の鍵よシ少ない数ｎとする
とし、ＫＥＹ　ＯＮ”＋ＯＦ　Ｆ　ｔｌｌ’ｌ　作、ｄ
；　６　ＱｆＣ場曾のカウンタ値の夏更条件を一般的に
ここで再び述べる。 （ｉ）ＫＥＹ　ＯＮの場合アサインメントメモリを１チ
ヤンネルずつチェックしてカウンタ値を次のように変更
。 ・新たにアサインされたチャンネルに対応するカウンタ
１直をスタート１直（本発明では１か〔２５４）　）と
する。 ・ＫＥＹＯＮとなっているチャンネルに対応するカウン
タ値を＋１か〔−１〕とする。 −ＫＥＹ　ＯＦＦと、なっているチャンネルはカウンタ
値を変更しない。 （ｉｉ）　ＫＥＹ　ＯＦ’Ｆの場合アサインメントメモ
リを１チヤンネルずつチェックしてカウンタ値を次のよ
うに変更。 −ＵＳＥ　ＯＮ　＆　ＫＥＹ　ＯＦＦのチャンネルに対
応するカウンタ１直を＋ｎか〔−、）する。 ・それ以外のチャンネルはカウンタ値を変更しない。 ここで〔〕は減算して最小値を判断する場合である。 そして、第８図ではカウンタ１直の変化をｎ　’ｋ　４
チヤンネルとしてカミ算の方法で最大１直を判４１する
場合で示して因る。また複数のオクターブにわたって描
けばいいが１オクターブの中でのＫＥＹ　０Ｎ８ＯＦＦ
でも同じであるので１オクタ一ブ分の鍵盤のみｔｌ−図
示している。 最初の時点１．で初期とし、ｔｌでＣ１，が押されアサ
インメントメモリ１　ａｈ　ＫΔＩＩ当てられ、そして
先の条件の基にＣ）１１のカウンタ１直は１にセットさ
れ、以下６２〜９４時点でＥ　、　Ｇ　、　Ｂｌ、が押
されたとすると条件を基にＣＨＩ　〜ＣＨ４Ｆ）　カラ
／り値ｉ４，３，２゜１となシ、最も先Ｋ　４１１＋さ
れた鍵のカラ／り値が４と最大である。１ｓでさらにも
う１′ａオクターブ高いＣＨが押されると、この鍵を割
当てるためにカウンタ値の最大値４のチャンネル１を探
し、対応するアサインメントメモリの１０ｈのデータ（
キーナンバ）を除去するが待避しておいて１　ｃｈ　Ｋ
割当てる。そして１．時点での最も古いｉｌ＋！はＣＨ
２に格納されているＥである。Ｃ６では待避されたｃ′
Ｌが復帰する前に離されたことｔｌ−意味し、カラ／り
値はに更されない。ｔ？では１ｓで押されｆＣｊｌ！　
ＣＪＩが離されて、ＣＨが割当てられていたＣＨｌのカ
ランタイ直を＋ｎ（本説明では＋４）して最大となるよ
うにする。この時点で鍵は３鍵しか押されていないが楽
音発生器はリリースエンドがくるまで占有されている。 Ｃ８では押鍵りが新しくなされた場合、ＵＳＥはすべて
ＯＮとなっているとすると、カウンタ値の最大のチャン
ネルこの場合１ｃＡを見つけて新しい押鍵りを割当てる
。そしてＣＨＩに以前入ってｈたデータ（キーナンバ）
は離鍵されているので待避させる必要はない。以上が本
発明の割当方式を示した実施列である。 （６）発明の詳細 な説明したように、本発明によれば、同時発音数以上の
新たな押鍵に対しては、発音されている同時発音数の鍵
の中で最も先に離された鍵のチャンネルに前記性たな押
鍵の鍵情報を新たに割当てる手段を有するとともに、押
鍵されている同時発音数の謎の中で最も先に理された鍵
のチャンネルの鍵情報を別に設けた待避メモリに待避し
ておき、該空チャンネルに前記性たな押鍵の鍵情報を新
たに割当て、押鍵が同時発音数以下になったとき前記待
避メモリより前記待避された鍵情報を新たに割当てるよ
うにする手段を具えたものである。 これによシ奏者が実際に押してｂる鍵と発音されている
楽音との間の違和感が緩オロされる。すなわち、最も先
に押された鍵の音は新しい鍵の音により一旦待避するが
、他の鍵を離すと戻ってくるから、前記のＳ和感を少な
くするのに役立つものであり、かつ断続した変った音感
を与えることになる。

【図面の簡単な説明】

第１図は本発明を適用する電子楽器のシステムブロック
図、第２図は本発明の実施例の構ノ尻説明図、第３図〜
４５図は本発明の実施例の動作を示すフローチャート、
第６図、第７図は本発明の要部の待避メモリの動作説明
図、第８図は本発明の他の要部のテヤンネルカクンタ値
の動作説明図であシ、図中、１０はアサイナ、１１は主
クロック、１２はＣＰＵ、　１５．５０．５４は出力ボ
ート、１４は鍵盤回路、１５は入力ボート、１６はプロ
グラムメモリ、１７はイベントメモリ、１８はアサイン
メントメモリ、１９はカウントメモリ、２０は待避メモ
リ、３１は楽音周波数発生器、３２−１．３２−２は入
出力ボート、５５−１．５５−２は楽音エンベロープ発
生器、３５は楽音波形発生器、４０−１〜４０−９はデ
コーダ１Ｕ１〜ＵＩＯは下鍵盤、Ｌ１〜Ｌ１０は下鍵盤
、Ｐ１〜Ｐ４は足鍵盤、Ｔ１〜Ｔｓはタブレットを示す
。 特許出願人　株式会社　河合楽器製作所代理人　弁理士
　１）坂　善　重 ？自ら図 サフ　リリース処理 リターン 第７図

Claims (1)

【特許請求の範囲】
1. 複数の鍵よシ少ない同時発音可能な楽音発生器を有し、
   押鍵、離鍵に応じてキースイッチのオンオフ状態を検出
   しチャンネルに割当てる鍵盤回路の割当方法において、
   同時発音数以上の新たな押鍵に対し、発音されている同
   時発音数の錐の中で最も先に離された鍵のチャンネルに
   前記新たな押鍵の難情報を新たに割当てる手段を有する
   とともに、押鍵されている同時発音数の誰の中で最も先
   に押された鍵のチャンネルの鍵情報を別に設けた待避メ
   モリに待避しておき、該空チャンネルに前記新たな押鍵
   の；ｉｔｊ＃截を新たに割当て、押鍵が同時発音数以下
   になったとき前記待避メモリよシ前記待避された鍵ｔｉ
   ｖ報を新たに割当るようにする手段を具えたことを特徴
   とする鍵盤回路の割当方法。