JPS603021A - フロツピ−デイスク装置 - Google Patents
フロツピ−デイスク装置Info
- Publication number
- JPS603021A JPS603021A JP11036183A JP11036183A JPS603021A JP S603021 A JPS603021 A JP S603021A JP 11036183 A JP11036183 A JP 11036183A JP 11036183 A JP11036183 A JP 11036183A JP S603021 A JPS603021 A JP S603021A
- Authority
- JP
- Japan
- Prior art keywords
- controller
- floppy disk
- disk device
- transferred
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、コントローラとフロッピーディスク装置間の
インターフェース部を改善したフロッピーディスク装置
に関する。
インターフェース部を改善したフロッピーディスク装置
に関する。
従来、７０ツビーデイスク装Ｕζにおいて、装置本体（
以下ＦＤＤと称する）とコントローラ間のインターフェ
ースでは、４５号線の本数は極力減少され、例えば１７
本〜２５本１ｒ、＋ Ｈ（である。
以下ＦＤＤと称する）とコントローラ間のインターフェ
ースでは、４５号線の本数は極力減少され、例えば１７
本〜２５本１ｒ、＋ Ｈ（である。
これは、コントローラによるＦＤＤのコントロールを容
易にするためであり、及びＦＤＤ側の回路構成を簡ｍ化
するためである。また、同様の理由で、インターフェー
スの各信号＆！はコード化されておらず、１本の信号線
には１つの意味（データまたは信号）のみを有するよう
に＄７／７成されている。
易にするためであり、及びＦＤＤ側の回路構成を簡ｍ化
するためである。また、同様の理由で、インターフェー
スの各信号＆！はコード化されておらず、１本の信号線
には１つの意味（データまたは信号）のみを有するよう
に＄７／７成されている。
このため、ＦＤＤに対し細かいコントロールをしたり、
ＦＤＤ側からＦ Ｄ Ｔｊの細かいステータス情報をコ
ントローラに知らせることができなかった。
ＦＤＤ側からＦ Ｄ Ｔｊの細かいステータス情報をコ
ントローラに知らせることができなかった。
本発明は上記の事情に鑑みてなされたもので、その目的
は、インターフェース部の信号線の本数を増大すること
なく、コントローラおよびディスク装置本体間において
コントローラからのコントロールの内容及びディスク装
置本体側からのステータス情報の種類等を増大でき、デ
ィスク装置全体の性能を高めることができるフロッピー
ディスク装置を提供することにある。
は、インターフェース部の信号線の本数を増大すること
なく、コントローラおよびディスク装置本体間において
コントローラからのコントロールの内容及びディスク装
置本体側からのステータス情報の種類等を増大でき、デ
ィスク装置全体の性能を高めることができるフロッピー
ディスク装置を提供することにある。
本発明においては、コントローラとフロッピーディスク
装置間のインターフェース部において、本来のデータま
たは信号を転送する入出力信号線を利用して、コントロ
ーラからのコマンド情報及び磁気ディスク装置本体のス
テータス情報をそれぞれ転送するように切換え動作を行
なう。この切換え動作の手段として、コントローラから
のインターフェースコントロール信号を伝える信号線が
設けられ、このインタ−７エースコントロール信号によ
り例えばマイクロプロセッサがコマンド情報を受信しス
テータス情報を出力するように構成される。
装置間のインターフェース部において、本来のデータま
たは信号を転送する入出力信号線を利用して、コントロ
ーラからのコマンド情報及び磁気ディスク装置本体のス
テータス情報をそれぞれ転送するように切換え動作を行
なう。この切換え動作の手段として、コントローラから
のインターフェースコントロール信号を伝える信号線が
設けられ、このインタ−７エースコントロール信号によ
り例えばマイクロプロセッサがコマンド情報を受信しス
テータス情報を出力するように構成される。
以下図面を参照して本発明の一実施例について説明する
。第１図は一実施例に係るフロッピーディスク装置のイ
ンターフェース部の構成を示すブロック図である。図中
、１０はマイクロプロセッサ（以下ＣＰＵと称する）で
、ＦＤＤ（フロッピーディスク装置本抹）全体の動作制
御を行なう。ＣＰＵ １０は、通常入力ポート１１を通
じてＦＤＤ内の各ステータス情報を読込む。
。第１図は一実施例に係るフロッピーディスク装置のイ
ンターフェース部の構成を示すブロック図である。図中
、１０はマイクロプロセッサ（以下ＣＰＵと称する）で
、ＦＤＤ（フロッピーディスク装置本抹）全体の動作制
御を行なう。ＣＰＵ １０は、通常入力ポート１１を通
じてＦＤＤ内の各ステータス情報を読込む。
入力ポート１１には、コントローラ（図示せず）からの
ライトデータＷＤおよびインターフェースコントロール
信号ＩＣの両者がそれぞれライ） データｆｆ１Ｊ １
２、インターフェースコントロール信号線１３を通じて
入力される。一方、ＣＰＵ１０は、出力ポート１４を通
じてＦ’ＤＤ内の各回路への制御信号を出力する。出力
ポート１４は、ＣＰＵ １０からの制御信号を切換回路
１５へ出力する。この切換回路１５は、インタ−７エー
スコントロール信号ＩＣに基づいて出力ポート１４及び
リード／ライトコントロール回路（以下Ｒ／Ｗコントロ
ール回路と称する）１６の各出力の一方を切換えて出方
する。Ｒ／Ｗコントロール回路１６は、ヘッドに対する
データのリード、ライト動作を制御し、ヘッドからのリ
ードデータＲＤを切換回路１５を通じてリードデータ線
１７に出力する。また、Ｒ／ｗコントロール回路１６は
、ライトゲート信号ＷＧに基づいてライトデータＷＤを
受信しヘッドへ出方する。
ライトデータＷＤおよびインターフェースコントロール
信号ＩＣの両者がそれぞれライ） データｆｆ１Ｊ １
２、インターフェースコントロール信号線１３を通じて
入力される。一方、ＣＰＵ１０は、出力ポート１４を通
じてＦ’ＤＤ内の各回路への制御信号を出力する。出力
ポート１４は、ＣＰＵ １０からの制御信号を切換回路
１５へ出力する。この切換回路１５は、インタ−７エー
スコントロール信号ＩＣに基づいて出力ポート１４及び
リード／ライトコントロール回路（以下Ｒ／Ｗコントロ
ール回路と称する）１６の各出力の一方を切換えて出方
する。Ｒ／Ｗコントロール回路１６は、ヘッドに対する
データのリード、ライト動作を制御し、ヘッドからのリ
ードデータＲＤを切換回路１５を通じてリードデータ線
１７に出力する。また、Ｒ／ｗコントロール回路１６は
、ライトゲート信号ＷＧに基づいてライトデータＷＤを
受信しヘッドへ出方する。
このような構成のインターフェース部において、第２図
を参照してその動作を説明する。まス、インターフェー
スコントロール信号ｆｆ１Ｊ１：ｔがオフ（即ち信号Ｉ
Ｃが「ｏ」とする）の場合には、ライトデータＷＤはコ
ントローラがらライトデータ祠１２を通じてＲ／Ｗコン
トロール回路１６へ送られる。また、切換回路１５の切
換え動作により、Ｒ／Ｗコントロール回路１６がらのリ
ードデータＲＤはり−ドデータ線１７を通じてコントロ
ーラへ転送される。即ち、ライトおよびリードデータＥ
４ Ｊ ２． Ｊ ｙでは、本来の意味の信号であるラ
イトデータＷＤ及びリードデータＲＤが転送される。こ
のとき、ＣＰＵｌ０はインターフェースコントロール信
号ｒｃに基づいて、入力ポート１１から与えられるライ
トデータＷＤを無視するように動作する。
を参照してその動作を説明する。まス、インターフェー
スコントロール信号ｆｆ１Ｊ１：ｔがオフ（即ち信号Ｉ
Ｃが「ｏ」とする）の場合には、ライトデータＷＤはコ
ントローラがらライトデータ祠１２を通じてＲ／Ｗコン
トロール回路１６へ送られる。また、切換回路１５の切
換え動作により、Ｒ／Ｗコントロール回路１６がらのリ
ードデータＲＤはり−ドデータ線１７を通じてコントロ
ーラへ転送される。即ち、ライトおよびリードデータＥ
４ Ｊ ２． Ｊ ｙでは、本来の意味の信号であるラ
イトデータＷＤ及びリードデータＲＤが転送される。こ
のとき、ＣＰＵｌ０はインターフェースコントロール信
号ｒｃに基づいて、入力ポート１１から与えられるライ
トデータＷＤを無視するように動作する。
次ニ、インターフェースコントロール信号線１３がオン
状態（即ち信号ＩＣが「１」とする）になると、ライト
データ紳１２では、ライトデータＷＤの代りにコントロ
ーラからのコマンド情報が転送される。このコマンドｆ
ｉｌｌ［、ＦＤＤに対する例えばステータス情報の要求
、シークコマンド等であり、通常ピットシリアル転送方
式により転送される。ＣＰＵ Ｊ Ｏは、入力ポート１
１を通じて転送されるコマンド情報を受信し、そのコマ
ンド情報に応じた制御を行なう。この場合、コマンド情
報の転送速度は、ＣＰＵ１ｏの処理速度に比較して十分
に遅い速度であるーライトデータ線１２では、通常第２
図に示すようにコマンド送信開始信号（例えば８ピツ）
）ＳＣかまず転送されてこれに続いてコマンドコード（
例えば８ピツ））ＣＣが転送されることになる。ＣＰＵ
１０は、コマンドコードＣＣを認識する際、例えば１
ビツトに相当する時間の１／３程変のタイミングで信号
をチェックし、そのビットが「１」または「０」である
かを判断する。
状態（即ち信号ＩＣが「１」とする）になると、ライト
データ紳１２では、ライトデータＷＤの代りにコントロ
ーラからのコマンド情報が転送される。このコマンドｆ
ｉｌｌ［、ＦＤＤに対する例えばステータス情報の要求
、シークコマンド等であり、通常ピットシリアル転送方
式により転送される。ＣＰＵ Ｊ Ｏは、入力ポート１
１を通じて転送されるコマンド情報を受信し、そのコマ
ンド情報に応じた制御を行なう。この場合、コマンド情
報の転送速度は、ＣＰＵ１ｏの処理速度に比較して十分
に遅い速度であるーライトデータ線１２では、通常第２
図に示すようにコマンド送信開始信号（例えば８ピツ）
）ＳＣかまず転送されてこれに続いてコマンドコード（
例えば８ピツ））ＣＣが転送されることになる。ＣＰＵ
１０は、コマンドコードＣＣを認識する際、例えば１
ビツトに相当する時間の１／３程変のタイミングで信号
をチェックし、そのビットが「１」または「０」である
かを判断する。
一方、リードデータ線１７では、リードデータＲＤの代
りにＦＤＤのステータス情報がコントローラに転送され
る。即ち、ＣＰＵｌ０は、例えばコントローラからのス
テータス情報の要求を示すコマンドに応じてＦＤＤのス
テータス情報を出力ポート１４を通じて切換回路１５に
出力する。切換回路１５では、インターフェースコント
ロール信号ＩＣ（ｒｌＪである）により出力ポート１４
の出力をリードデータ線１７に出力するように切換え動
作が行なわれる。したがって、ＦＤＤのステータス情報
がリードデータ線１７を通じてコントローラへ転送され
る。この場合、上記コマンド情報と同様に、第２図に示
すようにリードデータｉ！、ｉ！１７では、まずステー
タス送信開始信号（例えば８ピツ））８８が転送される
。そして、この信号ＳＳに続いて、ステータスコード（
例えば８ピツ） ）８Ｃが転送される。そして、インタ
ーフェースコントロール信号線１３がオフ状態になると
、再度ライトデータ線１２及びリードデータ線１７では
、それぞれライトデータＷＤ、リードデータＲＤが転送
されることに彦る。
りにＦＤＤのステータス情報がコントローラに転送され
る。即ち、ＣＰＵｌ０は、例えばコントローラからのス
テータス情報の要求を示すコマンドに応じてＦＤＤのス
テータス情報を出力ポート１４を通じて切換回路１５に
出力する。切換回路１５では、インターフェースコント
ロール信号ＩＣ（ｒｌＪである）により出力ポート１４
の出力をリードデータ線１７に出力するように切換え動
作が行なわれる。したがって、ＦＤＤのステータス情報
がリードデータ線１７を通じてコントローラへ転送され
る。この場合、上記コマンド情報と同様に、第２図に示
すようにリードデータｉ！、ｉ！１７では、まずステー
タス送信開始信号（例えば８ピツ））８８が転送される
。そして、この信号ＳＳに続いて、ステータスコード（
例えば８ピツ） ）８Ｃが転送される。そして、インタ
ーフェースコントロール信号線１３がオフ状態になると
、再度ライトデータ線１２及びリードデータ線１７では
、それぞれライトデータＷＤ、リードデータＲＤが転送
されることに彦る。
このようにして、コントローラからのインターフェース
コントロール信号ＩＣに基づいて、本来ライトデータＷ
Ｄ、リードデータＲＤがそれぞれ転送されるためのライ
トデータ紳１２及びリードデータ線１７を利用して、コ
マンド情報またはステータス情報が転送される。したが
って、コントローラからコマンド情報がＦＤＤ側へ転送
され、またＦＤＤ側のステータス情報がコントローラへ
転送される。このため、コントローラは、ＦＤＤに対す
るコントロール内容を豊富にすることができる。また、
ＦＤＤ側は、例えばＵＮＳＡＦＢの原因（ディスクへの
書込み条件の下賜、足になる原因）、モータスタートア
ップ苗′での時間及びＲＥ ’Ａ Ｉ） Ｙが発生しな
い原因等のステータスをコントローラに指示できること
になる。
コントロール信号ＩＣに基づいて、本来ライトデータＷ
Ｄ、リードデータＲＤがそれぞれ転送されるためのライ
トデータ紳１２及びリードデータ線１７を利用して、コ
マンド情報またはステータス情報が転送される。したが
って、コントローラからコマンド情報がＦＤＤ側へ転送
され、またＦＤＤ側のステータス情報がコントローラへ
転送される。このため、コントローラは、ＦＤＤに対す
るコントロール内容を豊富にすることができる。また、
ＦＤＤ側は、例えばＵＮＳＡＦＢの原因（ディスクへの
書込み条件の下賜、足になる原因）、モータスタートア
ップ苗′での時間及びＲＥ ’Ａ Ｉ） Ｙが発生しな
い原因等のステータスをコントローラに指示できること
になる。
以上詳述したように本発明によれば、コントローラおよ
びフロッピーデ・イスク装置間のインターフェース部に
おいて、・簡号紗の本数を極カ派少しだ状態で、コント
ローラからのフロッピーディスク装置に対するコントロ
ール内容及び７ｏツヒーテイスク装冒側からのステータ
スの種類を豊富にすることができる。したがって、コン
トローラとフロッピーディスク装置゛間の制御内容が精
密にな（ハフロッピーディスク装ｆｐｆ全体の性能を１
トめることかできるものである。
びフロッピーデ・イスク装置間のインターフェース部に
おいて、・簡号紗の本数を極カ派少しだ状態で、コント
ローラからのフロッピーディスク装置に対するコントロ
ール内容及び７ｏツヒーテイスク装冒側からのステータ
スの種類を豊富にすることができる。したがって、コン
トローラとフロッピーディスク装置゛間の制御内容が精
密にな（ハフロッピーディスク装ｆｐｆ全体の性能を１
トめることかできるものである。
第１図は本発明の一実施例に係るフロッピーディスク装
置のインターフェース部の構成を示すブロック図、第２
図は第１図のインターフェース部のＭ作を説明するため
のタイミングチャートである。 １０−゛°マイクロプロセッサ、１）・・・入力ポート
、１２・・・ライトデータ紳、１３・・・インターフェ
ースコントロール線、１４・・・Ｉｌ］ホー）、１５・
・・切換回路、１６・・・リード／ライトコントロール
回路、１７・・・リードデータ線。
置のインターフェース部の構成を示すブロック図、第２
図は第１図のインターフェース部のＭ作を説明するため
のタイミングチャートである。 １０−゛°マイクロプロセッサ、１）・・・入力ポート
、１２・・・ライトデータ紳、１３・・・インターフェ
ースコントロール線、１４・・・Ｉｌ］ホー）、１５・
・・切換回路、１６・・・リード／ライトコントロール
回路、１７・・・リードデータ線。
Claims (1)
- コントローラからフロッピーディスク装置へデータまた
は信号を転送する入力信号線と、フロッピーディスク装
置からコントローラへデータまたは信号を転送する出力
信号線と、上記入力信号線および出力信号線において本
来′転送されるデータまたは信号の代りに上記入力信号
線からはフロッピーディスク装置に対するコントローラ
からのコマンド情報が転送され、上記出力信号線からは
フロッピーディスク装置のステータス情報がコントロー
ラへ転送されるよう外切換え動作をコントローラから出
力されるインターフェースコントロール信号に基づいて
行なう切換え手段とを具備したことを特徴とするフロッ
ピーディスク装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11036183A JPS603021A (ja) | 1983-06-20 | 1983-06-20 | フロツピ−デイスク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11036183A JPS603021A (ja) | 1983-06-20 | 1983-06-20 | フロツピ−デイスク装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS603021A true JPS603021A (ja) | 1985-01-09 |
Family
ID=14533830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11036183A Pending JPS603021A (ja) | 1983-06-20 | 1983-06-20 | フロツピ−デイスク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS603021A (ja) |
-
1983
- 1983-06-20 JP JP11036183A patent/JPS603021A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0429102B2 (ja) | ||
| JPS627572B2 (ja) | ||
| JPS603021A (ja) | フロツピ−デイスク装置 | |
| JP2737571B2 (ja) | フロッピィ・ディスク・コントローラ | |
| JP2892429B2 (ja) | 入出力制御装置 | |
| JP3309575B2 (ja) | データレコーダ | |
| JP2524620B2 (ja) | 入出力制御方法 | |
| JPS6269348A (ja) | デ−タ転送装置 | |
| JPH0317802A (ja) | 磁気ディスク装置の書き込み制御回路 | |
| JPS5916067A (ja) | デ−タチエツク方式 | |
| JPS58182773A (ja) | デイスク装置の割込み制御回路 | |
| JPS59139425A (ja) | デ−タ転送制御方式 | |
| JPH0424823A (ja) | 磁気ディスク装置及び制御方式 | |
| JPS63311455A (ja) | ソフトウエアのコピ−プロテクト装置 | |
| JPS61292739A (ja) | メモリ装置 | |
| JPS62271037A (ja) | デ−タ転送制御方式 | |
| JPH01237965A (ja) | 回転同期した並列ディスクシステム | |
| JPS61115158A (ja) | 入出力インタ−フエイス制御方式 | |
| JPH0333943A (ja) | クロックステップ方式 | |
| JPS61110229A (ja) | 磁気デイスク制御回路 | |
| JPS6194167A (ja) | 周辺制御装置 | |
| JPH0786852B2 (ja) | Ｉ／ｏプロセッサのデータ転送方式 | |
| JPS5897194A (ja) | バブルメモリのデ−タ処理法 | |
| JPH02103666A (ja) | ファイルデータ検索装置 | |
| JPH0520791A (ja) | 磁気デイスク装置 |