JPS6031113B2

JPS6031113B2 - 半導体装置

Info

Publication number: JPS6031113B2
Application number: JP56143640A
Authority: JP
Inventors: 好仁雨宮; 宜彦水島
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: NTT Inc
Priority date: 1981-09-11
Filing date: 1981-09-11
Publication date: 1985-07-20
Also published as: JPS5844773A

Description

【発明の詳細な説明】本発明は、Ｐ型またはＮ型の半導体領域内に、その一端
側から、少数キャリアが注入され、一方、その半導体領
域の池端側で、少数キャリアが吸収される構成を有する
半導体装置の改良に関する。

このような半導体装置として、次に述べる構成を有する
ものが提案されている。

すなわち第１図に示すように、例えばＰ型の半導体領域
’と、その一端にＰＮ接合２を形成するように連接して
配されたＮ＋型の半導体領域３とを有し、一方、半導体
領域１の半導体領域３側とは反対側の他端及び半導体領
域３の半導体領域１側とは反対の端に、それぞれ電極４
及び５がオーミックに付され、しかして、それら電極４
及び５間に、ＰＮ接合２に対して順方向になるバイアス
電源が接続された場合、電極４及び５間でオン状態が得
られ、また、このような状態から、電極４及び５間にＰ
Ｎ接合２に対して逆方向になるバイアス電源が接続され
た場合、電極４及び５間でオフ状態が得られるという構
成のものが、ダィオ−ド装置として実用に供されている
。

また、第２図に示すように、例えばＰ型の半導体領域１
１と、その一端にＰＮ接合１２を形成するように連接
して配されたＮ型の半導体領域１３と、その半導体領域
１１側とは反対側の端にＰＮ接合１４を形成するように
連接して配されたＰ型の半導体領域１５と、その半導体
領域１３側とは反対側の端にＰＮ接合１６を形成するよ
うに連接して配されたＮ＋型の半導体領域１７とを有し
、一方、半導体領域１１の半導体領域１３側とは反対側
の端及び半導体領域１７の半導体領域１５側とは反対側
の端に、それぞれ電極１８及び１９がオーミックに付さ
れ、また、半導体領域１３及び１５のいずれか一方、図
においては半導体領域１３に、他の電極２０がオーミッ
クに付され、しかして、電極１８及び１９間に電極１８
側を正とするバイアス電源が接続されている状態で、例
えば電極１８及び２０間に電極２０側を負とする信号源
が接続された場合、電極１８及び１９間でオン状態が得
られ、また、このような状態から、電極１８及び１９間
に電極１８側を正とするバイアス源が接続された場合、
電極１８及び１９間でオフ状態が得られるという構成の
ものが、サィリスタ装置として実用に供されている。

ところで、第１図に示す半導体装置の場合、電極４及び
５間で、上述したオン状態が得られているとき、半導体
領域１内に、その半導体領域３ぐ１１から、少数キャリ
ア６（この場合、電子）が注入され、その少数キャリア
６が、半導体領域ｌの電極４側に吸収される機構で、動
作しているが、その動作状態から、電極４及び５間で、
上述したオフ状態を得るときに、半導体領域１内に、少
数キャリア６が蓄積されていないのが、オフ状態を高速
に得ることができる意味において望ましい。

また、第２図に示す半導体装置の場合も、電極１８及び
１９間で、上述したオン状態が得られているとき、半導
体領域１１内に、その半導体領域１７側から、半導体領
域１５及び１３を介して、少数キャリア２１（この場合
、電子）が注入され、その少数キャリア２１が、半導体
領域１１の電極１８側に吸収される機構で動作している
が、その動作状態から、電極１８及び１９間で上述した
オフ状態を得るとき、半導体領域１１内に、少数キャリ
ア２１が蓄積されていないのが、オフ状態を高速に得る
ことができる意味において望ましい。以上のことから、
第１図の半導体装置の場合、半導体領域１に少数キャリ
ア６を蓄積させないようにするために、第３図に示すよ
うに、第１図の構成において、その半導体領域１及び電
極４間に、Ｐ＋型の半導体領域７が介挿されていること
を除いて、第１図の場合と同様の構成を有するものが提
案されている。また、第２図の半導体装置の場合、半導
体領域１１に少数キャリア２１を蓄積させないようにす
るために、第４図に示すように、第２図の構成において
、その半導体領域１１及び電極１８間に、Ｐ＋型の半導
体領域２２が介挿されていることを除いて、第２図の場
合と同機の構成を有するものが提案されている。

しかしながら、第３図に示す半導体装置の場合であって
も、第５図に示すように、半導体領域１及び７間に、両
者間の不純物濃度差にもとずくビルトイン電位◇を有し
、これによって、半導体領域１の半導体領域３側から注
入される少数キャリア６が、半導体領域７を通って電極
４に向うのが阻止されるので、半導体領域１に少数キャ
リア６が蓄積するのを予儀なくされる。

また、第４図に示す半導体装置の場合も、第５図に示す
ように、第３図に示す半導体装置の場合と同様の理由で
、半導体領域１１に、少数キャリア２１が蓄積される。

よって、本発明は、上述したように半導体領域に＞数キ
ャリアが蓄積される、ということがないようにした、新
規な半導体装置を提案せんとするもので、以下詳述する
ところから、明らかとなるであろう。第６図は、本発明
による半導体装置の一例を示し、第１図との対応部分に
は同一符号を付して詳細説明は省略するが、第１図で上
述した構成において、その電極４が、半導体領域１との
間にショットキ酸合３１を形成するように付された金属
層または金属シリサィド層３２に置換されていることを
除いて、第１図の場合と同様の構成を有する。

ただし、この場合、ショットキ接合３１の多数キャリア
（この場合、正孔）に対する電位障壁ＯＢが、事ｌｏｇ
辞■＜申。

ｇ宅．・・・‐‐‐‐‐‐‐‐｛１｝ただし、ＮＡは半導体領域１の不純物濃度；Ｎｖは半導
体領域１の価電子帯の状態密度、Ａは半導体領域１にお
ける多数キャリアのリチャードソン定数、Ｊｐは半導体
領域１にショットキ接合３１側から流れる多数キャリア
の電流密度、Ｔは使用時の絶対温度、Ｋはボルッマン定
数、ｑは電子電荷量の絶対値をそれぞれ示す、の条件を
満たしている。

以上が、本発明による半導体装置の一例構成である。

このような構成によれば、それが、上述した事項を除い
て、第１図の場合と同様の構成を負し、また、金属層ま
たは金属シリサィド層３２が電極として作用し、そして
、ショットキ接合３１の多数キャリア（この場合、正孔
）に対する電位障壁ＪＢが、上述した‘１）式の条件を
満たしているので、第１図の場合と同様のダイオード装
置としての機能を呈する。

すなわち、電極５と、金属層または金属シリサィド層３
２との間にＰＮ接合２に対して順方向になるバイアス電
源が接続された場合、上述した電位障壁ＯＢが、上述し
た‘１｝式の右辺の条件を満たし、そして、その｛１’
式の右辺が後述する■〜｛５｝式かち得られているので
、電極４と、金属層または金属シリサィド層３２との間
でオン状態が得られる。

また、このような状態から、電極５と、金属層または金
属シリサィド層３２との間に、ＰＮ接合２に対して逆方
向になるバイアス電源が接続された場合、電極５と、金
属層または金属シリサィド層３２との間でオフ状態が得
られる。

また、第６図に示す本発明による半導体装置の場合も、
第１図の場合と同様に、上述したオン状態が得られてい
るとき、半導体領域１内に、半導体領域３側から、少数
キャリア６が注入され、そして、その少数キャリア６が
、ショットキ接合３１を通って金属層または金属シリサ
ィド層３２に吸収される機構で動作している。

しかしながら、第６図に示す本発明の半導体装置の場合
、ショットキ接合３１の多数キャリアに対する電位障壁
？８が、上述した（１｝式における左辺の条件を満足し
ているので、半導体領域１の伝導帯が、金属層または金
属シリサィド層３２側の端において、第７図に示すよう
に下方に曲がっている。

このため、上述したオン状態が得られているとき、少数
キャリア６が、金属層または金属シリサィド層３２に効
果的に吸収され、従って、半導体領域１の、金属層また
は金属シリサィド層３２側の端の電子濃度が、第７図に
示すように、零またはそれに近い値になっている。従っ
て、第６図に示す本発明による半導体装置の場合、半導
体領域１に、少数キャリア６がほとんど蓄積されない、
という特徴を有する。

なお、ショットキ接合３１の多数キャリアに対する電位
陣壁マ。

が、上述した‘１｝式の右辺の条件を満たしていれば、
上述したオン状態が得られているときに、半導体領域１
に金属層または金属シリサィド層３２側から、多数キャ
リアが不必要に制限されることないこ流れる。また、‘
１）式の左辺の条件を満していれば、上述したように、
半導体領域１が、金属層または金属シリサイド層３２側
の端において、第７図に示すように下方に曲がっている
伝導帯を有している。これについて述べれば、次のとお
りである。

すなわち、上述したオン状態が得られているときに、金
属層または金属シリサィド層３２側から、電位障壁ＯＢ
を越えて半導体領域１に流れる多数キャリア（この場合
、正孔）の電流密度、すなわち、ｍ式の右辺における、
半導体領域１に金属層または金属シリサィド層３２側か
ら流れる多数キャＩＪァの電流密度Ｊｐは、半導体領域
１に、金属層または金属シーＪサイド層３２側から、電
位障壁？Ｂを越えて流し得る多数キャリア（この場合、
正孔）最大電流密度Ｊｍａｘとの間で、Ｊｐ＞Ｊｍａｘ
・・・｛２１の関係を有し、
そして、最大電流密度Ｊｍ弧は、Ｊｍ松：ＡＴ２ｅ−ｇ
壱等Ｂ ‐‐‐‘３１で表わされる。従って、■
及び【３’式から、Ｊｐ＜ＡＴ２ｅ−羊善三 …｛４’の条件式が
得られ、この【４）式は、これを書き直すことによって
、上述した‘１’式の右辺と同じ、ふく芋。

ｇ等．・側の条件式が得られる。

従って、電位障壁？Ｂが、上述した‘１’式の右辺の条
件を満たしていれば、半導体領域１に、金属層または金
属シリサィド層３２側から、多数キャリアが、不必要に
制限されることないこ流れるものである。

また、半導体領域１の価電子帯と、フェルミ準位との電
位差を（ＥＦ一Ｅｖ）とするとき、？Ｂ＞（ＥＦ−Ｅｖ
） …【６１の関係にすれば、半導体領
域１の金属層または金属シリサィド層３２側の端の伝導
帯を、第７図に示すように、下方に曲げることができる
。

この場合、（ＥＦ−Ｅｖ）は、半導体領域１の正孔濃度
をＰとするとき、ＥＦ−ＥＶ＝尊。

増．・‐‘７ｌで表わされる。

一方、正孔濃度Ｐは、半導体領域１におけるアクセプタ
濃度、従って、不純物濃度ＮＡと等しい。このため、（
６汲び（７’式から、上述した（１’式の左辺と同じ妙
等ｌｏｇ詩… ．・側の条件式が得られる。

従って、電位障壁ＪＢが上述した｛１｝式の左辺の条件
を満たしていれば、半導体領域１の伝導帯が金属層また
は金属シリサィド層３２側の端におし、て、第７図に示
すように、下方に曲がっているものである。

なお、実際上、半導体領域１がシリコンでなる場合、Ｎ
ｖ＝１．１×１ぴ９ｃの‐３、Ａ＝（３０アンペア／嫌
）・Ｋ２であり、また、Ｊｐは、半導体領域１の金属層
または金属シリサィド層３２側を通る多数キャＩＪアの
電流密度及び少数キャリアの電流密度の和である全電流
密度Ｊ（アンペア／地）よりも小さな値を有し、一方、
使用状態では、多数キャリアの電流密度が全電流密度よ
りもすくなくとも１桁少ないのが望ましいので、金属層
または金属シリサィド層３２としては、室温において、
ＯＢが、。

■。２６，増・‐・奇三び９＜？Ｂ＜Ｑｏ２６１０ｇ２
７≦１び ‐‐‐（９｝の条件
を満たす材料であるのが望ましい。

なお‘９）式は、上述した‘１）式から、多数キャリア
の電流密度が全電流密度よりも１桁小さいとして、Ｊ＝
Ｊｐ×０．１として計算して得られたものである。また
、この場合、Ｎ＾＝１×１び５ｃｍ‐３とし、また、Ｊ
ｐ＝船／ｃめとすれば、０．２蛤Ｖ＜ＯＢ＜０．３７ｅ
Ｖとなる。ＯＢが、■式の条件を満たす、金属層または
金属シリサィド層３２としては、Ｊ＝１００アンペア／
ｃそ、ＮＡ＝１び５伽‐３のとき、白金、白金シリサイ
ド（ぐＢ＝０．２＆Ｖ）、パラジウムなどを用い得る。

また、第１０図は、Ｎ＾＝１×１び５伽‐３のときの、
？Ｂに対する、第６図に示す半導体装置の順方向降下電
圧と、少数キャリアの蓄積時間ｎＳの実測結果である。

この結果から、この場合、ＯＢを０．２蛤Ｖ〜０．３７
ｅＶとすることによって、順方向降下電圧及びキャリア
蓄積時間を十分小とし得ることが明らかである。次に、
第８図を伴なつて本発明による半導体装置の他の実施例
を述べるに、第６図との対応部分には同一符号を付して
詳細説明は省略するが、第６図の構成において、その半
導体領域１及び金属層または金属シリサィド層３２間に
、高不純物濃度を有するＰ型の半導体領域３３が介挿さ
れていることを除いて、第６図の場合と同様の構成を有
する。

ただし、この場合、半導体領域３３の厚さが、ショット
キ接合３１から、半導体領域３３に向って伸びる零バイ
アス時の空乏層よりも小であるように、半導体領域３３
の厚さ及び不純物濃度が選ばれている。

以上が、本発明による半導体装置の他の実施例の構成で
ある。

このような構成によれば、それが、上述した事項を除い
て、第６図の場合と同様の構成を有するので、詳細説明
は省略するが、第６図の場合と同様の優れた特徴を有す
る。

また、第８図に示す本発明による半導体装置の場合、半
導体領域１と金属層または金属シリサィド層３２との間
に、高不純物濃度の半導体領域３３を有するので、金属
層または金属シリサィド層３２として、モリブデン、ク
ロム、タングステンなどのような、半導体領域１にそれ
とショツトキ接合を形成するように付された場合に、多
数キャリアに対する電位障壁でＢが大になる材料であっ
ても、これを用い得るという特徴を有する。

なお、第８図の構成による場合、半導体領域１及び３３
の伝導帯が、第９図に示すように、第７図の場合と同様
に曲がって得られるが、上述した空乏層の電界のために
、多数キャリアが、電位障壁？Ｂを越えずに、トンネル
効果で流れ得る。従って、第８図の構成の場合、等価的
な電位障壁ＯＢの値を、第６図の場合のＱ（０＜Ｑ＜１
）倍に４・にし得る。なお、この場合、半導体領域３３
を、５０Ａ以下の厚さ、１び８〜１ぴｏｃ双‐３の不純
物濃度を有するものとし得る。なお、上述においては、
ダイオード装置に、本発明を適用した場合の実施例を述
べたが、第２図で上述したようなサィリスタ装置にも、
上述したに準じて、本発明を適用することができ、その
他、要は、Ｐ型またはＮ型の半導体領域（上例の場合、
半導体領域１）内に、その一端（上例の場合、半導体領
域３側の一端）側から、少数キャリア（上例の場合電子
６）が注入され、一方、その半導体領域の他端（上例の
場合、半導体領域３側とは反対側の一端）側で少数キャ
リアが吸収される構成を有する半導体装置に、本発明を
適用し得ることは明らかである。

ただし、この場合、半導体領域がＮ型であれば、上述に
おいて、「Ｎｖが半導体領域の価電子帯の状態密度」と
あるのを、「伝導帯の状態密度」と読み替え、これに応
じて、「半導体領域の伝導帯が金属層または金属シリサ
ィド層側の端において下方に曲がっている」とあるのを
、「半導体の価電子帯が金属層または金属シリサィド層
側の端において上方に曲がっている」と読み替えればよ
し、ものである。

【図面の簡単な説明】

第１図及び第２図は、それぞれ従来の半導体装置の一例
を示す略線的断面図である。第３図及び第４図は、従来の半導体装置の他の例を示す
略線的断面図である。第５図は、その説明に供するェネ
ルギ準位図である。第６図は、本発明による半導体装置
の一例を示す略線的断面図である。第７図は、その説明
に供するェネルギ準＆図及び電子濃度図である。第８図
は、本発明による半導体装置の他の例を示す略線的断面
図である。第９図は、その説明に供するェネルギ準位図
である。第１０図は、第６図に示す半導体装置の？Ｂに
対する蓄積時間印頂方向降下電圧との関係を示す図であ
る。１，３，３３……半導体領域、２……ＰＮ接合、５
・…・・電極、６…・・・少数キャリア、３１・・・・
・・ショットキ接合、３２・・・・・・金属層または金
属シリサイド層。第１図第２図第３図第４図第５図第６図第７図第８図第９図第１０図

Claims

【特許請求の範囲】１Ｐ型またはＮ型の半導体領域内に、その一端側から
、少数キヤリアが注入され、上記半導体領域の他端側で
、上記少数キヤリアが吸収される構成を有する半導体装
置において、上記半導体領域の他端に、金属層または金属シリサイド層が、上記半導体領域がＰ型であるかＮ型であるかに応じて
、上記半導体領域が、上記金属層または金属シリサイド
層側において、下方に曲がつている伝導帯または上方に
曲がつている価電子帯を有し、且つ上記半導体領域に上
記金属層または金属シリサイド層側から多数キヤリアが
流れるように、シヨツトキ接合を形成するように付さ
れていることを特徴とす半導体装置。