JPS6031268Y2 - プレ−ナ形サイリスタ - Google Patents

Description

【考案の詳細な説明】 この考案は、プレーナ形サイリスタの構造に関し、特に
高阻止耐圧で高い安定度をもつ構造のプレーナ形サイリ
スタに関する。

従来、プレーナ形サイリスタの高耐圧化を図る製造方法
としては、フィールドリミッティング法、ガードリング
法、化学表面処理法、フィールドプレート法、その他種
々の製造方法が知られているが、要は、現有の製造ライ
ン及びプロセスの特徴を生かして全体をバランスよくま
とめ、量産性を確立することが重要な課題である。

一方、シリコンゲート形ＭＯ３ＬＳＩの製造においては
、シリコンゲート形電界電極およびイオン注入法がその
量産化を図るための技術として既に確立されている状況
にある。

またプレーナ形サイリスタの高耐圧化は、低耐圧領域で
あるＰＮ阻止接合の表面部分と補強することが有効であ
り、更に特性の安定化のためには、結晶表面に生ずる不
要な寄生チャンネルを切断することが有効である。

この考案の目的は、ＭＯ３ＬＳＩの製造技術であるシリ
コンゲート形電界電極およびイオン注入法を利用して低
耐圧領域となるＰＮ阻止接合の表面部分を補強すると共
に結晶表面に生ずる寄生チャンネルを分断し、量産性に
富む高阻止耐圧で安定したプレーナ形サイリスタを提供
するものである。

即ち、この考案によれば、ＰＮＰＮ４層を基本構造とし
、ＰＮ接合表面部をＳｉＯ３膜等の絶縁膜で被覆したプ
レーナ形サイリスクにおいて、絶縁膜表面上にシリコン
ゲート形電界電極を形成すると共に、阻止ＰＮ接合の低
濃度側表面部に低濃度側層とは逆導電形の不純物を局部
的にドーピングして形成した高抵抗層を設けた構造とす
ることにより、量産性に富む高阻止耐圧で安定したプレ
ーナ形サイリスタが提供されるものである。

以下図面を参照して、この考案の実施例を説明する。

第１図および第２図は、この考案によるサイリスタ構造
の代表的な実施例を示したもので、第１図はラテラル形
サイリスタを、また第２図はバーチカル形サイリスタの
場合の実施例である。

まず、第１図の実施例における構造を、その製造過程を
説明することによって明らかにする。

最初、Ｐ形基板１に選択拡散法により、ｓｂ或はん等の
拡散定数の小さいＮ形不純物を拡散し、比較的高濃度な
通常埋込み層と呼ばれるＮ溶鉱散層２を形成する。

拡散時、マスクとして使用した絶縁膜（図示せず）を除
去した後、モノシランの熱分解法等のエピタキシャル技
術によりＮ形エピタキシャル層３を成長させる。

このエピタキシャル層３の表面に、熱酸化法等によりＳ
ｉＯ２膜等の絶縁膜４を形成させ、フォトエツチング技
術により絶縁膜４に所定の窓を設け、ボロン等のＰ形不
純物を窓より選択的に拡散し、Ｐ溶植散層５ａ及び５ｂ
を形成する。

これらのＰ溶植散層５ａ及び５ｂは、完成時、それぞれ
アノード層およびＰベース層となる。

熱処理工程を通じて埋込みＮ溶鉱散層２はエピタキシャ
ル層３側に拡散し、図示の如くいくらか浮き上る。

また、この拡散中に絶縁膜４の窓には新らたな絶縁膜が
形成される。

再び、フォトエツチング技術により絶縁膜４に所定の窓
を設け、その窓よりリン等のＮ形不純物を選択拡散し、
Ｎ形不純物層６を形成する。

このＮ形不純物層６は完成時にカソード層となる。

また、この拡散中に絶縁膜４の窓には新たな絶縁膜が形
成される。

次に、モノシランの熱分解法等のエピタキシャル技術に
より、絶縁膜の表面に多結晶シリコン薄膜７を形成し、
電界電極相当部分を耐薬品性レジストで保護し、フォト
エツチング技術、例えば熱ヒドラジン等のシリコンエツ
チング液により多結晶シリコン層を選択的にエツチング
除去し、シリコンゲート形電界電極７を形成する。

更に、イオン注入法により、阻止ＰＮ接合の低濃度側と
なる表面部の阻止ＰＮ接合を取り囲んで、低濃度側とは
逆導電形の不純物、この実施例ではボロン等のＰ形不純
物を局部的に軽くドーピングし、補償された高抵抗層８
を形成する。

この場合の不純物のドープ量（注入量）、及び図中にＬ
で示した高抵抗層８の長さは、エピタキシャル３（バル
ク）の不純物濃度と共に、素子の阻止耐圧を決定する要
素となるので、実際の製造に際しては、これなの要素を
最適化しておく必要があることは勿論である。

また、第１図から明らかなように、電界電極７がマスク
されているので、その直下のバルク表面には不純物が注
入されない。

次いで、例えば９００℃前後の不活性ガス雰囲気におけ
る数十分間の熱処理により、イオン注入による結晶ダメ
ージをアニールし、且つ注入不純物を活性化した後、フ
ォトエツチング技術により、絶縁膜４の所定の位置に窓
を設け、Ｎ或はＭｏ等の単層メタルもしくはＴｉ−Ｐｔ
−Ａｕ等の多層メタルにより完成時にアノード電極、カ
ソード電極およびゲート電極となる金属電極９ａ、９ｂ
及び９Ｃのそれぞれを形成する。

シリコンゲート形電界電極７は、その際、素子動作時の
バイアスを考慮し、電界電極７の下の結晶面に多数キャ
リアを蓄積できるようにバイアスされるよう、結線して
おくことが高安定化のためにはより望ましい。

次に、バーチカル形を示す第２図の実施例における構造
を、その製造過程を説明することにより明らかにする。

第２図の実施例においても、この考案による阻止ＰＮ接
合を取り囲む局部的な高抵抗層およびシリコンゲート形
電界電極の実現は、第１図の場合と基本的に同じである
。

先ず、Ｐ形基板１にＮ形エピタキシャル層３を形成し、
表面を熱酸化法によるＳｉＯ□膜等の絶縁膜４で被覆す
る。

フォトエツチング技術により絶縁膜４に所定の窓を設け
、ボロン等のＰ形不純物を選択拡散し、Ｐ溶植散層５ａ
を形成する。

このＰ溶植散層５ａは、図示のようにＰ形基板１に十分
接触するように形成し、完成時にＰ形基板１と合せてア
ノード層となる。

この拡散中、絶縁膜４の窓には新らたな絶縁膜が形成さ
れる。

フォトエツチング技術により絶縁膜に所定の窓を設け、
ボロン等のＰ形不純物を再び選択拡散し、Ｐ溶鉱散層５
ｂを形成する。

また、この拡散中においても、絶縁膜４の窓には、新ら
たな絶縁膜が形成される。

次に、フォトエツチング技術により、絶縁膜４に所定の
窓を設け、リン等のＮ形不純物を比較的高濃度にて選択
拡散し、完成時にカソード層となるＮ溶植散層６を形成
する。

次に、第１図の実施例と同様にして、この考案による阻
止ＰＮ接合を取り囲む局部的な高抵抗層８およびシリコ
ンゲート形電界電極７を形成した後、フォトエツチング
技術により、絶縁膜４に所定のコンタクト用の窓を設け
、ＡＩ或はＭｏ等による単層金属薄膜、もしくはＰｔ−
Ｔｉ −Ａｕ等の多層金属薄膜によるメタライズ技術に
より金属電極９ａ、９ｂ、９ｃおよび金属配線（図示せ
ず）を形成する。

その際、シリコンゲート電極は、第１図の場合と同様、
電極下の結晶表面に多数キャリアを蓄積する方向にバイ
アスするよう結線しておくことが望ましい。

金属電極９ａ、９ｂ・９Ｃは完成時、それぞれアノード
電極、カソード電極それぞれゲート電極となる。

尚、アノード電極を裏面に設けて、Ｐ形基板１から引き
出しても良い。

更に、第２図に示した局部的な高抵抗層８の長さＬと、
この高抵抗層８に注入される不純物のドープ量は、エピ
タキシャル層３となるバルクの不純物濃度と共に、阻止
耐圧を決定する要因となるから、実際の製造に際しては
高耐圧分布が得られるように、これらの値を最適化して
おくことは勿論である。

次に、上述の実施例において設けられた、高抵抗層８お
よびシリコンゲート形電界電極７の素子特性に対する作
用を説明すると、高抵抗層８はプレーナ接合の表面部に
おける電界集中を緩和させて有効に阻止耐圧を上昇させ
、一方シリコンゲート形電界電極７は、高抵抗層８を形
成するためイオン注入を行なう際、マスクとして働き、
第１゜２図に示したように、高抵抗層８を切断する。

そのためＮＰ阻止接合からの表面空乏層の過剰な伸長を
切断し、表面寄生リーク等を防止する。

このシリコンゲート形電界電極７の作用は、上述の如く
動作中に適当なバイアスが与えられるように結線してお
くと、より完全なものとなる。

この考案のプレーナ形サイリスタは以上説明したように
、低耐圧領域となるＰＮ阻止接合を局部的に取り囲む高
抵抗層を設けたことで電界集中を緩和して阻止耐圧を上
昇せしめ、且つ絶縁膜表面にシリコンゲート形電界電極
を設けたことで結晶表面に生ずる不要な寄生チャンネル
を切断し、量産性に富む高阻止耐圧で安定なプレーナ形
サイリスタを実現できたものである。

尚、この考案の構造は実施例の如く、ディスクリートな
プレーナ形サイリスクに適用されることは勿論であるが
、素子サイズを厳格に問題とする集積形サイリスタとし
てより適したものといえる。

即ち、阻止接合を取り囲む局部的な高抵抗層８とシリコ
ン形電界電極７との間には自己整合性（セルファライン
）があり、通常の高濃度領域によるチャンネルストッパ
ー法で問題となる横方向拡散、目金せずれ等が少なく、
加工精度の点て優れているからである。

【図面の簡単な説明】

第１図はラテラル形プレーナサイリスクについて、この
考案の実施例を示す断面図、第２図はパーティカル形プ
レーナサイリスタについてこの考案の実施例を示す断面
図である。 １・・・・・・Ｐ形基板、２・・・・・・Ｎ溶鉱散層、
３・・・・・・Ｎ形エピタキシャル層（バルク）、４・
・・・・・絶縁膜、５ａ、５ｂ・・・・・・Ｐ溶鉱散層
、６・・・・・・Ｎ溶鉱散層、７・・・・・・シリコン
ゲート形電界電極、８・・・・・・高抵抗層、９ａ、
９ｂ、 ９ｃ・・・・・・金属電極。

Claims (1)

【実用新案登録請求の範囲】
1. 第１の比抵抗を有する一導電型の半導体層内に他の導電
   型の第１の領域を有し、該第１の領域内に前記−導電型
   の第２の領域を有し、前記第１の領域とは前記半導体層
   を介して離間して形成された前記他の導電型の第３の領
   域とを有するプレーナ形サイリスクに於いて、前記第１
   および第３の領域間の前記半導体層に前記−導電型で前
   記第１の比抵抗よりも高い比抵抗の第４の領域が選択的
   に形成されており、さらに前記第１および第３の領域間
   の前記半導体層の前記第４の領域を有しない部分上に絶
   縁膜を介して電界電極が設けられていることを特徴とす
   るプレーナ形サイリスク。