JPS6031331A - マルチプレクス回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、マルチ・チャンネル信号を多重化するマル
チプレクス回路に関し、特に相異なるチャンネル数の信
号入力に共用できるマルチプレクス回路に関する。

従来この種のマルチプレクス回路として、第１図に示す
ものであった。第１図において入力端子１は、最大Ｎ本
のチャンネル（Ｎ−ＯＨ）信号とＭ本のチャンネル（Ｍ
−ＣＨ）信号との入力端子として共用される。但し、Ｎ
＞Ｍである。このＮチャンネル信号とＭチャンネル信号
とを帯域制限するために、それぞれフィルタＢとフィル
タ八とが、共用される入力端子に対して、並列的に接続
されている。また、共用されない入力端子にはフィルタ
Ｂが接続されているわ フィルタＡとフィルタＢとが並列的に接続されたフィル
タの出力（Ｍチャンネル分の入力端子に対応するフィル
タの出力）は、セレクタ４でフィルタＡまたはフィルタ
Ｂのいずれかの出力が選択され、マルチプレクサ５に与
えられる。また、共用されていない入力端子に接続され
たフィルタＢのそれぞれの出力（Ｎ−Ｍチャンネル分の
出力）は、フィルタ出力が直接マルチプレクサ５に与え
られる。そして、マルチプレクサ５では各入力信号を多
重化し、所望のマルチプレクス信号を出力端子６に得る
。このとき、マルチプレクサ５およびセレクタ４はクロ
ック制御回路９で制御されている。すなわち、クロック
制御回路９には端子７および端子８からそれぞれＭ／Ｎ
−Ｃ０ＮＴ信号およびクロック信号が与えられ、これら
の信号に基づいて、クロック制御回路９はセレクタ４を
切換え、マルチプレクサ５によって所望のマルチプレク
ス信号が多重化されるように制御信号を与えるのである
。

それゆえ、この第１図に示す回路によれば、次のような
利点がある。今たとえば、Ｎ＝３２．Ｍ−８とし、３２
チャンネル信号と８チャンネル信号とを共通の入力端子
１に選択的に入力し、フィルタＢまたはフィルタＡによ
って入力信号をそれぞれ所定の信号帯域に帯域制限し、
帯域制限した信号を所定の制御の下に３２チヤンネルま
たは８チヤンネルの時分割多重化信号とする場合を考え
る。この多重化信号は、一般に、Ａ／Ｄ変換されて広義
の伝送データとなる。このとき、Ａ／Ｄ変換時間は一般
に同一であるから、３２チヤンネルの時分割多重化信号
と８チヤンネルの時分割多重化信号とを比較した場合、
８チヤンネルの時分割多重化信号の方が４倍の信号帯域
となる。したがって、３２チヤンネルモードにおいて、
たとえば１ＫＨｚの信号が伝送可能であれば、８チヤン
ネルモードでは、４ＫＨ２の信号が伝送可能となり、そ
の使用目的に応じて時分割多重化信号の伝送チャンネル
数を選択できるのである。

第１図に示す回路をより理解しやすいように、ｆｆ１２
図および第３図を参照してさらに説明を続けよう。

第２図は、第１図に示すマルチプレクサ５の詳細なブロ
ック図であり、第３図は第２図のブロック図の動作を示
すタイミング図である。第２図において、マルチプレク
サ５は、８／１セククタ回路１０を４個並列使用して、
３２チヤンネルの入力の多重化に対応している。第２邑
に示ず回路の動作は、第３図のタイミング図のようにな
り、それぞれ８チヤンネルモードおよび３２チヤンネル
モードにおいて、各チャンネルが順次選択され、各チャ
ンネルの出力が得られることになる。すなわち、第３図
の８チヤンネルモー・ドでは、たとえばチャンネル１〜
８の入力信号ブロック（チャンネル１〜８の入力に対応
する８／１セレクタ回路１０）だけを常にオンし、他の
人力信号ブロックはオフ状態にする。これは、クロック
制御回路９からの制御信号ａ、Ｉ）、ｃ、ｄによってな
される。

この状態で、クロック制御回路９からのアドレス信＠”
　＋　ｆ＊　Ｏを図示のように印加すれば、８チャンネ
ル多重化信号を得ることができる。このとき、第１図に
示すセレクタ４は、８チヤンネルモードに対応した４に
＋−１２フイルタへの出力を選択している。

また、３２チトンネルモードでは、チャンネル１〜８、
チャンネル９〜１６、チャンネル１７〜２４、チャンネ
ル２５〜３２の４つのブロックに分割し、順次ブロック
単位で８／１セレクタ回路１０をオンし、所定のブロッ
ク以外のブロックはオフにすることで多重化を行なう。

この各ブロック単位の８／１セレクタ回路１０の順次的
なオンおよびＡフ動作は、クロック制御回路９からの信
号ａ、ｂ、ｃ、ｄによってなされる。そして、各オンし
ているブロック８　、／　１　ｔレクタ回路１０にアド
レス信号ｅ　＊　ｆ＋　ｇを印加することにより、上述
の８チヤンネルモードと同様に、順次ブロック内の多重
化を行なうことができる。

なお、クロック制御回路９は、端子８からの入力される
基準のクロック信号と、端子７から入力されるモード識
別用のＭ／Ｎ−Ｃ０ＮＴ信号トカら、第３図のタイミン
グ図に示すような８〜ｇの制御信号を、たとえばカウン
タと適当なゲートを用いて作成するのである。

以上詳しく説明したように、従来の相異なるチャンネル
数の信号〈異なるチャンネル・モード）を選択的に使用
可能な構成のマルチプレクス回路は、異なる帯域をもつ
フィルタの出力をセレクタ４でチャンネル・モードに応
じて選択し、該モードに応じたｌ１ｌｌｌ動作の下にフ
ルヂブレクυ５で多重化していた。そして、この場合法
のような欠点があった。■セレクタ４に使用するアナロ
グスイッチ用ＩＣの入力電圧に起因する波形歪みが発生
すること、■セレクタ４を通過する信号と通過しない信
号とで直流オフセット電圧が異なること、■セレクタ４
を通過する信号には、アナロクスイッチのオン抵抗（数
百Ω）が存在し、セレクタ４を通過しない信号には存在
しないことによるｆに号レベルの変動があること、等で
ある。

この発明は、上述のような従来のマルチプレクス回路が
有していた各欠点を除去するためになされたものである
。この考案は、処理すべき信号の波形歪みを小さくし、
オフセット電Ｆｆ、ｆ３よびは号レベル変動をＯにして
、良好な出力信号が１７られるマルチプレクス回路を提
供することである。

この発明は、相異なるチャンネル数の信号入力に共用さ
れ、該相異なるチャンネル数の信号を選択的に入力する
入力端子と、入力端子から入力された各信号に対して、
それぞれ所望の波形処理を行なう信号処理手段と、信号
処理手段によって処理された信号を、相異なるチャンネ
ル数の信号ごとに多重化する複数の多重化手段と、複数
の多重化手段を共通的に制御し、いずれかの多重化手段
から選択的に出力を導出する制御手段とを含む、マルチ
プレクス回路である。

以下、この発明の一実施例について、図面を参照して詳
細に説明する。

第４図は、この発明の一実施例の構成ブロック図である
。この実施例では、入力信号は、８チヤンネルと３２チ
ヤンネルとになっている。この第４図に示す実施例を、
従来のマルチプレクス回路である第１図に示す構成と比
較した場合、次の点が異なる。すなわち、共用されてい
る入力端子のチャンネル１〜８にそれぞれ並列的に接続
されたフィルタＡとフィルタＢとの出力側は、フィルタ
Ｂの出力側がマルチプレクサ５に接続され、フィルタへ
の出力側は、新設されたマルチプレクサ２０に接続され
ていることである。そして、クロック制御回路９は、マ
ルチプレクサ５および新設されたマルチプレクサ２０の
制御を行なっている。

なお、第１図に示すようなセレクタ４は、この構成から
は除去されている。

次に、この考案の概略動作を簡単に述べる。この回路に
おいて、８チヤンネルモードでは、マルチプレクサ２０
がオン状態で、マルチプレクサ５はオフ状態に制御され
る。逆に、３２チヤンネルモードでは、マルチプレクサ
２ｏはオフ状態となり、マルチプレクサ５がオン状態と
なる。この制御は、いずれもクロック制御回路９によっ
てなされる。

次に、マルチプレクサ５およびマルチプレクサ２０の制
御および出力信号の変化を第５図および第６図を参照し
て説司する。第５図は、マルチプレクサ５とマルチプレ
クサ２ｏとクロック制御回路９との接続関係を示す図で
ある。第６図は、第５図に示す回路の制御信号の動作波
形図である。

なお、第５図に示すように、マルチプレクサ２゜の回路
は、単一の８　／”Ｉセレクタ回路１ｏと同一のｍ成と
なっている。

第５図および第６図において、８ヂヤンネルモードでは
、８チャンネル七−ドに対応するフィルタＡの出力だけ
を多重化する。そのため、３２チャンネル信号用の８／
１ｔ？レクタ回路１０はすべてオフされ、８チヤンネル
用の８／１セレクタ回路１０（このとき、マルチプレク
サ２０）だけがオンされる。このオンおよびＡフは、ク
ロック制制御信号す、ｃ、ｄ、ｅはいずれもハイレベル
である。そして、８／１セレクタ回路をこのような状態
にして、アドレス信＠　ｆ　＊　ｇ＋　ｈ　＠順次イン
クリメントしながら、チャンネル１がらチャンネル数 ャンネル単位で同じａ作が繰返される。

一方、３２チせンネルモード時には、８チャンネル用８
／１セレクタ回路１０は常にオフであり、その他の８／
１セレクタ回路１０は、８チャンネル単位ごとに順次オ
ンされる。そして、オンされている８／１セレクタ回路
１０に対して、上述した８チヤンネルモードと同様に、
アドレス信号ｆ。

Ｑ、ｈによって信号の多重化を行なう。

なお、８チヤンネルモードおよび３２チヤンネルモード
において、８／１セレクタ回路１０は、その動作中、オ
ンの出力がハイ・インピーダンス状態であり、オン状態
のインピーダンスは数百０と低いので、すべての８／１
セレクタ回路１０の出力をワイヤード・オアして多重化
信号を出力端子６に得るようにしている。

以上の説明から明らかなように、この発明の一実施例で
は、セレクタ４を介在させずに、８チヤンネルおよび３
２チヤンネルの両チャンネルモードに対して、同一の動
作条件で信号の多重化を実施できることになる。それゆ
え、従来のマルチプレクス回路が備えていた欠点は、改
良、除去されている。

さらに、８チヤンネルの信号と３２チヤンネルの信号と
に回路を共用するにおいて、従来のようにセレクタ４を
用いる場合は、一般にセレクタは３回路がＩＣの１パツ
ケージに内蔵されているので、８チヤンネルモードにつ
いて３個のＩＣが必要であった。これに対し、上記−実
施例のようにマルチプレクサ２０を設ければ、１個のＩ
Ｃで済むという経済的な利点も有している。

なお、上記実施例では、Ｍ＝８．Ｎ−３２とし、８チヤ
ンネルと３２チヤンネルの信号に共用できるマルチプレ
クス回路としたが、チャンネル数モードは、これに限ら
れることはなく、他の種々のチャンネル数でも適用でき
る。

さらにまた、８．／１セレクタ回路は、たとえば１６　
、”ｌセレクタ回路、４／１セレクタ回路などの他のセ
レクタ回路に、目的に応じて置換し設計１０ることもで
きる。

さらにまた、信号の極性についても逆極性とすることは
でき、この場合クロックＩＩＪ　ｆｉ１１回路９がら出
力される制御信号およびアドレス信号を過当に変更づれ
ばよい。

また、信号処理手段は、上記実施例ではフィルタＡおよ
びフィルタＢを用いているが、これに変えて、たとえば
一方の入力信号をクリップし、他方の信号をそのままと
したり、遅延信号を加算して所望の波形の信号を作るよ
うな他の信号処理の方法とすることもできる。

以上のように、この発明によれば、モードごとに所定の
チャンネル数のマルチプレクサを使用し、各マルチプレ
クサを１つの制御手段によって制御し、各マルチプレク
サからの出力を選、択的に導出するようにしたマルチプ
レクス回路としたので、信号の歪みやＤＣオフセット電
圧によるレベル変動が小さく、かつ安価なマルチプレク
ス回路を得ることができる。

【図面の簡単な説明】

第１図は従来のマルチプレクス回路の構成ブロック図で
ある。 第２図は第１図に示すブロック図のさらに詳細なブロッ
ク図である。 第３図は第２図に示すブロック図の制御波形を示すタイ
ミング図である。 第４図はこの発明の一実施例の構成ブロック図である。 第５図は第４図に示すブロック図の詳細なブロック図で
ある。 第６図は第５図に示すブロック図の制御波形を示すタイ
ミング図である。 図において、１は入力端子、４はセレクタ、５はマルチ
プレクサ、６は出力端子、７はＭ／Ｎ　−ＣＯＮ　１”
信号入力端子、８はクロック信号入力端子、９はクロッ
ク割卵回路、１０は８／１セレクタ回路、２０はマルチ
プレク９である。 なお、各回におい又、同一符号は同一または相当うる部
分を示している。 代　理　人　人　眉　増　雄 第１図 １ 第２図 第３図 ８ＣＨモード゛ ３２ＣＨモード

Claims (1)

1. 【特許請求の範囲】 マルチ・チャンネル信号を多重化して出力するマルチプ
   レクス回路であって、 相異なるチャンネル数の信号入力に共用され、該相異な
   るチャンネル数の信号を選択的に入力する入力端子、 前記入力端子から入力された前記各信号に対して、それ
   ぞれ所望の波形処理を行なう信号処理手段、 前記信号処理手段によって処理された前記信号を、相異
   なるチャンネル数の信号ごとに多重化する複数の多重化
   手段、 前記複数の多重化手段を共通的に制御し、いずれかの多
   重化手段から選択的に出力を導出する制御手段を含む、
   マルチプレクス回路。 （２）　前記信号処理手段は、前記各信号をそれぞれ所
   望の帯域に制限するフィルタ手段である、特許請求の範
   囲第１項記載のマルチプレクス回路。