JPS603211B2 - シ−ケンスプログラマ - Google Patents

Description

【発明の詳細な説明】 この発明は、ユーザズプログラムを格納するための各記
憶素子として不揮発性ＲＡＭを用いるとともに、これら
記憶素子によって構成される記憶回路全体を回路基板ご
と簡単に交換できるようにしたストアードプログラム方
式による工程歩進型シーケンスプログラマ（以下、工歩
型シーケンサと略称する。

）に関する。様々な模様を一合の機械で編み上げること
ができる編物機、様々な形状加工を一合の機械で行なう
ことができる工作機あるいは、各工程において注入され
る薬液量を異ならせることによって組成の異なる化学製
品を製造することができる化学プラントなどのように、
制御仕様を変更するだけで様々な製品を得ることができ
る機械あるいは設備を工歩型シーケンサを用いて制御し
、かつ制御仕様の変更を迅速に行なうためには各制御仕
様をあらかじめユーザズプログラム用メモリ内に記憶さ
せておく必要があり、このため通常膨大なメモリ容量が
必要となって、いわゆる汎用シーケンサの能力では処理
しされないことがある。

この発明は以上の如き問題を解決するためになされたも
ので、その目的とするところは、同一機器あるいは設備
等に対してあらかじめ複数の制御仕様が設定されており
、かつこれらの制御仕様の中から選択された１つの制御
仕様に沿って上記機器あるいは設備等を制御する場合な
どに好適なストアードブログラム方式の工歩型シーケン
サを提供することにある。

以下に、こお発明の好適一実施例を添付図面に基づいて
詳述する。

先ず、この実施例に係る工歩型シーケンサ１を概略説明
すると、２，２・・・はリミットスイッチ等の外部信号
源から発せられる２値信号を受けるための入力端子３，
３・・・はリレー等の外部機器に対して２値出力を発す
る出力端子であり、これらの出力端子３，３・・・の出
力状態は前記入力端子２，２への信号状態に応じて一定
の関係を保ちつつ変わる。

そして、この入力端子２，２・・・の受信状態と出力端
子３，３・・・の発信状態との関係は、シーケンサ１本
体内に備えられたマイクロコンビュー外こよって制御さ
れる。更に、具体的に説明すると、このマイクロコンピ
ュータは上記関係をユーザズプログラムとして記憶する
ためのユーザズプログラム用記憶回路（以下、これをユ
ーザズメモリと略称する。）４と、このユーザズメモリ
４内から上記プログラムを逐次謙出すとともに、それに
基づいて必要な入力端子の受信状態を確認し、最終的に
出力端子３，３・・・の状態を決定する中央制御回路（
以下、これをＣＰＵと呼ぶ）５とから構成されている。
また、シーケンサ１本体には以上の他にプログラミング
用のキーボードスイッチ６及び装置の運転、停止等を指
令するための内部入力用の各種スイッチ７，７…が設け
られており、これらのスイッチ群を適宜操作することに
より、ユーザズメモリ４への書込み、変更等を自在に行
なうことができる。

入力端子２，２・・・及び内部入力用の各種スイッチ７
，７・・・はそれぞれ外部入力用インターフェイス回路
８及び内部入力用インターフェイス回路９を介してＣＰ
Ｕ５へ通ずる入力バスＩＮＢと接続されており、また出
力端子３，３…は補助リレーＸ，，Ｘ２・・・Ｘｎを介
して外部出力用インターフェイス回路１０へと接続され
、更にこの外部出力用インターフェイス回路１ 川ま出
力バスＯＴＢを介してＣＰＵ５へと接続されている。

尚、Ｌ，Ｌ２・・・は出力端子３，３・・・の信号状態
を表示するための表示素子である。次に、この発明の要
部をなすユーザズメモリ４周辺の構成について詳述する
。

ユーザーズメモリ４は複数の記憶素子を主体としその他
少数の付属回路からなる電気回路であって、上記各誌億
素子としてはＭ−ＮＯＳの如き不揮発性ＲＡＭが採用さ
れている。

また、この実施例においては、上記電気回路の第４図に
示す如くその一側縁を突出せしめるとともに、ここに入
出力用導電帯１１を一括集合してコネクタ部１２を形成
してなるプリント基板１３上に搭載され、またこのプリ
ント基板１３は上記コネクタ部１２を残してカセット１
４内に収容されている。尚、第４図において１５，１５
は不揮発性ＲＡＭのパッケージであり、またこのように
不揮発性ＲＡＭ１５からなるユーザズメモリが収容され
たカセット１４全体を以下カセットメモリ１６と呼ぶこ
とにする。カセットメモリ１６の前面パネル１６ａには
、カセットメモリ１６を後述する如くシーケンサ本体１
に装着する際に用いる取手１７，１７が取付けられてい
るとともに、このパネル１６ａの中央にはカセットメモ
リ１６内に格納された情報を表示するための内容記載蘭
１８が設けられている。一方、プリント基板１３上には
前記ユーザズメモリ４を構成する電気回路の他に第６図
に示す如きキーロック回路１９が搭載されている。

このキーロック回路１９は電源端子間に抵抗２０とトラ
ンジスタ２１とを直列接続するとともに、電源電圧を抵
抗２２，２３により分圧してトランジスタ２１のベース
・ヱミッタ間に与え、更にベース・ェミッタ間にジャン
パ部材２４を着脱自在に設けたものである。ジャンパ部
材２４の具体的な構造は第５図に示す如く導電性部材よ
りなる小片に互に平行する小孔２５ａ，２５ｂを穿設し
てなるものが使用されている。また、このジャンパ部材
２４に対応させてプリント基板１３の側縁には前記キー
ロック回路１９を構成するトランジスタ２１のベース・
ェミッ外こそれぞれ導適するＬ字型ピン２６ａ，２６ｂ
が突設されている。そして、カセットメモリ１６のカセ
ット１４側面１６ｂに形成された挿入口２７からジャン
．パ部材２４を挿入すると、前記各ピン２６ａ，２６ｂ
は小孔２５ａ，２５ｂ内に舷挿され、これによりトラン
ジスタ２１のベース・ェミッタ間は短絡されてキーロッ
ク回路１９の論理出力レベルは「Ｌ」から「Ｈ」に転ず
ることになる。そして、後述する如くカセットメモリ１
６をシーケンサ１本体に装着すると、前記導電帯１１を
介してキーロツク回路１９の出力は入力パスＩＮＢへと
送られ、このキーロック出力によってユーザズメモリ４
への書込み動作は禁止されることになる。また、カセッ
トメモリ１６をシーケンサ１本体に装着すると、ユーザ
ズメモリ１６は前記導電帯１１を介してアドレスバスＡ
ＤＢ及び入出力バスｌＯＢと接続されることになり、こ
れによりＣＰＵ５とユーザズメモリ４との間に信号の授
受が可能となる。一方、シーケンサー本体の前面パネル
２８には、第２図に示す如くシーケンサ１の運転に必要
な各種の表示器、操作器が設けられるとともに、前記カ
セットメモリ１６が挿抜目在に設けられている。

すなわち、プロントパネル２８の上部右隅にはカセット
メモリ１６の厚さ及び幅に対応する関口及びカセットメ
モリー６のそれに対応する奥行きを有するカセット収納
部が設けられており、またこの収納部の奥壁には基板コ
ネクタを受入れるソケットが設けられている。そして、
このソケットはアドレスバスＡＤＢ、入出力バスｌＯＢ
及び入力バスＩＮＢへと内部において接続されており、
従ってカセットメモリ１６を前記収納部に挿入すると、
コネクタ部１２、ソケット（図示せず）を介してＣＰＵ
５とユーザズメモリ４とは連絡されることになる。次に
、フロントパネル２８上に配設された各表示器、操作器
と前記電気回路図との関係を簡単に説明するとともに、
フロントパネル２８上に描かれた図表に基づいてこのシ
ーケンサ１の使用方法の一例を簡単に説明する。フロン
トパネル２８の左上部に藤一列に１針固配列されている
のは、前記出力表示素子Ｌ，，らであり、また各表示素
子Ｌ，，し・・・の下に付された数字は出力端子番号で
ある。

これの表示素子群の下には、それぞれ各上部に「ＳＴＥ
Ｐ」「ＯＰ」，「ＤＡＴＡ−１ぃ「ＤＡＴＡ−２レ「Ｒ
ＵＮ」と付された５個の表示器３０，３１，３２，３３
，３４が配列されている。更に、これらの表示器の下に
はその最上欄に「…ＳＴＲＵＣＴＩＯＮＣＯＤＥ」と付
されたコード対称表２９が配設されている。これらの表
示器３０，３１，３２，３３，３４及びコード対称表２
９を説明するにあたって、このシーケンサーのプログラ
ミング方法を簡単に説明する。このシーケソサ１が行な
う制御はいわゆる工程歩進型シーケンス制御であって、
所望する制御全工程をいくつかの小工程に分割するとと
もに各工程における出力端子３，３・・・の各出力状態
及び各工程間の移行条件すなわち、入力端子２，２・・
・の信号状態がどのようになったときに工程間の移行が
行なわれるかをあらかじめ求め、これらを内容とするプ
ログラムをキーボード６及び内部入力用のスイッチ７，
７・・・の操作で前記コーザズメモリ４内に書込み、こ
れをＣＰＵで実行させるわけである。そして、上記プロ
グラムはユーザズメモリ４内においては機械語として書
込まれるわけであるが、これをプログラミングする場合
には特定の意味を有する機械語群をあらかじめ設定され
た１個または数個のコードによって入力することができ
、具体的には対応するコード「ＪＵＭＰ」，「ＡＮＤ」
…等が付されたキーボタンを押すだけの操作で対応する
機械語群をユーザズメモリ４内に書込むことができ、ま
たこれらのコードは１坊隼数で表わされるコード（１，
２・・・等）とアルファベットで表わされるコード（Ａ
ＮＤ，ＯＲ・・・等）とがある。そして、通常プログラ
ミングの順序としては、先ず各工程番号をアルファベッ
トコード「ＳＴＥＰ」，工程番号数字「１」の如く入力
し、次いで次工程への移行条件を表わすアルファベット
コード、例えば「ＯＲ」「ＡＮＤ」（特定の２個の入力
端子間にＡＮＤ条件が成立したときに次工程へ移行せよ
の意）、「１」，「２」、（それぞれ対応する入力端子
番号）の如く入力し、次いで第１工程における各出力端
子３，３・・・の状態を設定するために「ＯＵＴ」，「
ＯＮ」，「ＯＦＦ」の如く入力するわけである。以上説
明した工程番号、工程間の移行条件コード、入力端子番
号等を表示するのが前述の各表示部３０，３１，３２，
３３であって、すなわち「ＳＴＥＰ」と付された表示器
３０１こ「０１」と表示されていれば、これは第１工程
を意味し、また「ＯＰ」と付された表示器３１に「４」
と表示されていれば、それはＡＮＤコードにより指定さ
れる演算が成立することを条件とした工程移行命令を意
味し、「ＤＡＴＡ−１」，「ＤＡＴＡ−２」と付された
表示器３２，３３に「０１」，「０２」と表示されてい
れば、それは入力端子番号ｒ１」，「２」に対応する入
力端子の状態が上記演算対称となることを意味すること
になる。また、上記「ＯＰ」と付された表示器３１に表
示された数字がいかなるコードを意味するかを示すのが
コード対称表２９であって、この対称表２９のＯＰ欄か
ら「４」が「ＡＮＤ」コードであること等を知ることが
できる。次に、以上説明したシーケンサ１を使用して自
動編物機の制御をする場合を説明する。

この編物機は制御仕様を変えるだけで様々な図柄を編み
上げるそとができ、第７Ａ図、第７８図はそれぞれ図柄
の一例を示すものである。ここで、第７Ａ図に示す図柄
を図柄Ａ、第７Ｂ図に示す図柄を図柄Ｂと呼ぶことにす
る。また、この編物機は同時に動作可能な１針固の編針
群を備え、各緑針群はそれぞれ一定サイズの正方形部分
を編み上げることができ、更に各編針群は無地信号、柄
信号のいずれかを受けて、各正方形部分を無地、図柄の
いずれかに編み上げることができるようになされている
。以上説明した編物機を本発明に係る工歩型シーケンサ
１によって制御し、所望する図柄例えば第７Ａ図、第７
Ｂ図に示す図柄を編み上げるためのプログラムを第８Ａ
図第８Ｂ図にそれぞれ示す。

図において、１「ＳＴＥＰ」，「ＯＰ」，「ＤＡＴＡ−
１」，「ＤＡＴＡ−２」の意味は前述のコード対称表２
９に残される通りである。この場合、入力端子番号「１
」に対応する入力端子２には、一回の線上げサイクル、
すなわち各糠針群が所定の正方形部分を線上げる毎にパ
ルス信号が１回送り込まれることになり、この信号を受
けるたびに次工程への移行が行なわれることになる。ま
た、出力端子３，３…はそれぞれ各編針群の駆動装置へ
電気的に接続されており、従って工程が移行して各出力
端子の状態が「ＯＮ」，「ＯＦＦ」すると、それに応じ
て各編針群が糠上げる正方形部分は柄、無地いずれかと
なる。尚、第７Ａ図、第７Ｂ図におけるＯＵＴ１，２・
・・はそれぞれ出力端子番号を示すとともに、「０」，
「×Ｊは「図柄」、「無地Ｊ出力をそれぞれ示すもので
ある。第８Ａ図、第８８図に示される各プログラムはそ
れぞれ専用のカセットメモリ１６内に格納されており、
そのカセットメモリ１６の前面パネル１６ａの内容記載
欄１８には第３図に示す如くそのカセットメモリ１６に
どのような図柄が記憶されているかが表示されている。

以上の構成において、例えば図柄Ａを編み上げるには、
第２図に示す如くシーケンサー本体の前面パネルに設け
られた取納部に、柄名Ａと記されたカセットメモリを装
着するとともにシーケンサ１を運転させればよい。

すなわち、工程番号１が実行されると相隣接する各編針
群は交互に柄と無地とを正方形に編み上げることになり
、各縞上工程が終了するたびに発せられる編上げ終了信
号によって次工程への移行が行なわれ、最終的に第７Ａ
図に示されるような図柄ができ上るわけである。一方、
編物機に対して図柄Ｂを指令するには、図柄Ｂに対応す
るプログラムが格納されたカセットメモリ１６と交換す
るだけでよく、その際に各カセットメモリ１６内に使用
されている記憶素子はＭ−ＮＯＳの如き不揮発性ＲＡＭ
であるから、カセットメモリ１６の挿抜に際して内部メ
モリ内容が消去される虜れは全くなく、更にプログラム
の内容を変更したい場合、あるいは新規なプログラムを
書き込むことも自由に行なうことができる。以上の説明
で明らかなように、この発明によれば、ユーザズプログ
ラムを格納するための各記憶素子として不揮発性ＲＡＭ
を用いるとともに、これら記憶素子によって構成される
記憶回路全体を回路基板ごと簡単に交換できるようにし
たことにより、同一機器あるいは設備等に対してあらあ
じめ複数の制御仕様が設定されており、かつこれらの制
御仕様の中から選択された１つの制御仕様に沿って上記
機器あるいは設備等を制御する場合などに極めて好適な
ストアードプログラム方式の工歩型シーケンサを提供す
ることができる。

【図面の簡単な説明】

第１図は、この発明に係る工歩進型シーケンスプロラマ
の電気的構成を示すブロック図、第２図は、同シーケン
スプログラマのフロントパネル正面図、第３図は、カセ
ットメモリの斜視図、第４図は、カセットメモリの一部
被断斜視図、第５図は、キーロック機構の一例を示す要
部拡大図、第６図はキーロツク回珍を示す回路図、第７
Ａ図、第７Ｂ図はそれぞれ編物機による図柄の一例を示
す図、第８Ａ図、第８８図はそれぞれ第７Ａ図、第７８
図に対応するシーケンスプログラマのユーザズプログラ
ムを示す図である。 １……シーケンスプログラマ、２……入力端子、３・・
・・・・出力端子、４・・・・・・ユーザズプログラム
用記憶回路、５・・・・・・中央制御回路、６…・・・
キーボードスイッチ、８・・・・・・外部入力用インタ
ーフェイス回路、１０・・・・・・外部出力用インター
フェイス回路、１１・・・・・・入出力用導電帯、１２
…・・・コネクタ部、１３・・・・・・プリント基板、
１４・・・・・・カセット、１５…・・・不揮発性ＲＡ
Ｍのパッケージ、１６・・…・カセットメモリ、１９・
・・・・・キーロツク回路、２０……抵抗、２１・・・
…トランジスタ、２２……抵抗、２３・・・・・・抵抗
、２４・・・・・・ジヤンパ部材、２５ａ，２５ｂ・・
・・・・小孔、２６ａ，２６ｂ・・・・・・Ｌ字型ピン
、２７……挿入孔、２８……前面パネル、Ｌ，．Ｌ・・
…・表示素子、３０，３１，３２，３３・・・・・・・
・・表示器、１５・・・・・・不揮発性メモリ。 第２図第１図第３図 第４図 第５図 第６図 第７図 第８図

Claims (1)

【特許請求の範囲】
1. １ それぞれ外部入力機器に接続されるべき複数の外部
   入力端子；それぞれ外部出力機器に接続されるべき複数
   の外部出力端子と；前記外部入力端子へ供給される入力
   信号を取込むための外部入力用インターフエイス回路と
   ；前記外部出力端子へと出力信号を送出するための外部
   出力用インターフエイス回路と；各実行工程において各
   外部出力端子へ送出すべき出力論理状態を記憶させるた
   めの第１の記憶部と、各工程から次の工程への工程移行
   条件を記憶させるための第２の記憶部とを有するユーザ
   用記憶装置と；各外部出力端子の出力論理状態を表示す
   るための出表示器と；工程番号を表示するための工程番
   号表示器と；前記工程移行条件を表わすオペコード、オ
   ペランドをそれぞれ表示するためのオペコード表示器お
   よびオペランド表示器と；前記ユーザ用記憶装置の第１
   ，第２の記憶部に所望の情報を書込むために使用される
   キーボードと；前記ユーザ用記憶装置の第１の記憶部に
   記憶された出力論理状態に基づく外部出力制御と、前記
   ユーザ用記憶装置の第２の記憶部に記憶された工程移行
   条件に基づく工程歩進制御と、前記出力表示器、工程番
   号表示器、オペコード表示器、オペンド表示器に対する
   表示制御と、前記キーボードの入力操作に応答して行な
   うユーザ用記憶装置への書込み制御とを銃括制御する中
   央制御回路とを備えた工程歩進型のシーケンスプログラ
   マであつて；前記外部入力用インターフエイス回路、外
   部出力用インターフエイス回路および中央制御回路は共
   通のハウジングに一体に収容され；前記出力表示器、工
   程番号表示器、オペコード表示器、オペランド表示器お
   よびキーボードは、前記ハウジングの前面パネルに取付
   けられ；前記ユーザ用記憶装置は、コネクタ部を介して
   外部と接続可能なカセツト内に収納密閉され；前記ハウ
   ジングの前面パネルには、前記カセツトをハウジング内
   へ挿抜自在に収納するための凹部の入口が開口形成され
   るとともに、前記凹部の奥壁には前記カセツトのコネク
   タと接続可能なコネクタが形成されていることを特徴と
   する工程歩進型シーケンスプログラマ。