JPS603214A - 基板バイアス回路 - Google Patents
基板バイアス回路Info
- Publication number
- JPS603214A JPS603214A JP11022683A JP11022683A JPS603214A JP S603214 A JPS603214 A JP S603214A JP 11022683 A JP11022683 A JP 11022683A JP 11022683 A JP11022683 A JP 11022683A JP S603214 A JPS603214 A JP S603214A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- level shift
- high impedance
- shift circuit
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
この発明は電源雑音信号を打消すための基板バイアス電
位を作シ出す基板バイアス回路に関する。
位を作シ出す基板バイアス回路に関する。
（従来技術）
フィルタ回路を半導体集積回路として実現するだめの有
力な手段の１つとして、スイッチト・キャノ々シタを用
いた方法が知られている。
力な手段の１つとして、スイッチト・キャノ々シタを用
いた方法が知られている。
このようにスイッチト・キヤパシタを用いて構成された
フィルタをスイッチト・キヤ、ｒ９シタ・フィルタ（以
下Ｓ 、Ｃ−Ｆという）というが、構成素子であるスイ
ッチには通常ＣＭＯ８半導体スイッチが用いられる。こ
のようなＣＭＯ８半導体スイッチを用いると、ソース、
ドレインと半導体基板との間の接合容量や、ケゝ−ト容
量などの浮遊容量を介して電源雑音信号が漏れてくる。
フィルタをスイッチト・キヤ、ｒ９シタ・フィルタ（以
下Ｓ 、Ｃ−Ｆという）というが、構成素子であるスイ
ッチには通常ＣＭＯ８半導体スイッチが用いられる。こ
のようなＣＭＯ８半導体スイッチを用いると、ソース、
ドレインと半導体基板との間の接合容量や、ケゝ−ト容
量などの浮遊容量を介して電源雑音信号が漏れてくる。
この電源雑音信号はＳ −Ｃ−Ｆを構成する演算増巾器
に入力されて増巾され、電源雑音除去比（以下ＰＳＲＲ
という）を劣化させる原因となる。
に入力されて増巾され、電源雑音除去比（以下ＰＳＲＲ
という）を劣化させる原因となる。
これを解決する１つの方法として、第１図に示°したよ
うな基板バイアス回路が提案されている。
うな基板バイアス回路が提案されている。
１はダミースイッチ（以下り、Ｓ、Ｗという）で、半導
体基板内に形成されたスイッチによって検出される電源
雑音信号と等価な信号を検出するだめに使用される。Ｄ
、Ｓ、Ｗｌはスイッチに凝してほぼ同一の形状でしかも
スイッチの近傍に設ける。
体基板内に形成されたスイッチによって検出される電源
雑音信号と等価な信号を検出するだめに使用される。Ｄ
、Ｓ、Ｗｌはスイッチに凝してほぼ同一の形状でしかも
スイッチの近傍に設ける。
Ｎ型半導体基板を用いてＣ，ＭＯＳスイッチを構成した
場合には、Ｎ−ＭＯＳスイッチはＮ型半導体基板内に設
けたＰウェル内に形成される。１ノはＮ−ＭＯＳ Ｄ、
Ｓ、’Ｗ 、 １２はＰ −ＭＯＳ Ｄ、Ｓ、Ｗで、各
々のケ５−トはそれぞれ高圧電源１０、低圧電源２０に
接続されている。Ｄ、Ｓ、Ｗｌｌのソースとり、Ｓ、Ｗ
１２のドレイン、およびり、Ｓ、ＷＩＪのドレインと
り、Ｓ、Ｗ １２のソースはそれぞれ共通接続されそれ
ぞれ検出アンプ２の一方の入力端子、高インピーダンス
回路３の出力端子に接続されている。
場合には、Ｎ−ＭＯＳスイッチはＮ型半導体基板内に設
けたＰウェル内に形成される。１ノはＮ−ＭＯＳ Ｄ、
Ｓ、’Ｗ 、 １２はＰ −ＭＯＳ Ｄ、Ｓ、Ｗで、各
々のケ５−トはそれぞれ高圧電源１０、低圧電源２０に
接続されている。Ｄ、Ｓ、Ｗｌｌのソースとり、Ｓ、Ｗ
１２のドレイン、およびり、Ｓ、ＷＩＪのドレインと
り、Ｓ、Ｗ １２のソースはそれぞれ共通接続されそれ
ぞれ検出アンプ２の一方の入力端子、高インピーダンス
回路３の出力端子に接続されている。
このような接続関係になっている場合にはり、Ｓ、Ｗｌ
は常時オン状態になっているが、Ｄ、Ｓ、Ｗｌｌのケ９
−トを低圧電源２０に、Ｄ、Ｓ、Ｗ １２のりゞ−トを
高圧電源１０に接続すれば逆にオフ状態となる。従って
この２つの状態を適宜組合わせてり、Ｓ、Ｗを構成する
ことにより、オン状態とオフ状態における電源雑音信号
を検出することが出来る。
は常時オン状態になっているが、Ｄ、Ｓ、Ｗｌｌのケ９
−トを低圧電源２０に、Ｄ、Ｓ、Ｗ １２のりゞ−トを
高圧電源１０に接続すれば逆にオフ状態となる。従って
この２つの状態を適宜組合わせてり、Ｓ、Ｗを構成する
ことにより、オン状態とオフ状態における電源雑音信号
を検出することが出来る。
検出アンプ２はり、Ｓ、Ｗ２が検出した電源雑音信号を
増巾して出力する。検出アンプ２の出力は減衰器４を介
して高インピーダンス回路３の一方の入力にフィードバ
ックされると同時にレベルシフト回路５を介して基板バ
イアス電位■。Ｕ、となる。
増巾して出力する。検出アンプ２の出力は減衰器４を介
して高インピーダンス回路３の一方の入力にフィードバ
ックされると同時にレベルシフト回路５を介して基板バ
イアス電位■。Ｕ、となる。
基板バイアス電位■。ｕｔは、スイッチの搭載されてい
る基板にバイアス電位として供給される。前述したＣＭ
ＯＳスイッチを用いた場合にはＮ −ＭＯＳスイッチが
形成されているＰ−ウェルに接続される。
る基板にバイアス電位として供給される。前述したＣＭ
ＯＳスイッチを用いた場合にはＮ −ＭＯＳスイッチが
形成されているＰ−ウェルに接続される。
第１図に示したり、Ｓ、Ｗｌについても同様に、Ｎ−Ｍ
ＯＳ Ｄ、Ｓ、Ｗ １１のＰ−ウェル１３に接続される
。
ＯＳ Ｄ、Ｓ、Ｗ １１のＰ−ウェル１３に接続される
。
高インピーダンス回路３は、その出力インピーダンスが
高くなるように構成された、一般には差動増巾器からな
る回路で、この高出力インピーダンスとり、Ｓ、Ｗ７の
浮遊容量との接続により電源雑音信号を検出する。検出
アンプ２で電源雑音信号は逆相に増巾され、レベルシフ
ト回路５によって低電圧電源２０の電圧に近いレベルま
で電圧をシフトされてＰ−ウェル１３に帰還されること
により相殺される。−力検出アンプ２の出力は減衰器４
により減衰させられた後に逆相信号として高インピーダ
ンス回路３に直流帰還をかける。このときり、Ｓ、Ｗｌ
１ 、１２のソース、ドレインは等価的に接地レベル
にバイアスされている。
高くなるように構成された、一般には差動増巾器からな
る回路で、この高出力インピーダンスとり、Ｓ、Ｗ７の
浮遊容量との接続により電源雑音信号を検出する。検出
アンプ２で電源雑音信号は逆相に増巾され、レベルシフ
ト回路５によって低電圧電源２０の電圧に近いレベルま
で電圧をシフトされてＰ−ウェル１３に帰還されること
により相殺される。−力検出アンプ２の出力は減衰器４
により減衰させられた後に逆相信号として高インピーダ
ンス回路３に直流帰還をかける。このときり、Ｓ、Ｗｌ
１ 、１２のソース、ドレインは等価的に接地レベル
にバイアスされている。
（従来技術の問題点）
このような従来の基板バイアス回路では、一般に高イン
ピーダンス回路３．検出アン、７’、？はともに差動増
巾器を用いて構成されるので、その出力が等価的に接地
レベルにバイアスされるような上述の如き使用をすると
、差動増巾段の負荷トランジスタの各々のドレイン電圧
が不平衡な状態で動作することになって結果的にバイア
ス電流が不平衡な状態で動作することになり安定性が悪
くなる。
ピーダンス回路３．検出アン、７’、？はともに差動増
巾器を用いて構成されるので、その出力が等価的に接地
レベルにバイアスされるような上述の如き使用をすると
、差動増巾段の負荷トランジスタの各々のドレイン電圧
が不平衡な状態で動作することになって結果的にバイア
ス電流が不平衡な状態で動作することになり安定性が悪
くなる。
また検出アンプ２から高インピーダンス回路３への帰還
ループ中に減衰器４があるため、高インピーダンス回路
３で発生するオフセット電圧が減衰比の逆数倍として検
出アンプ２の出力に現われる。これがレベルシフト回路
５を介して基板バイアス電位Ｖ。ｕｔに重畳されるだめ
、基板バイアス電位の変動をもたらす。前述したように
り、Ｓ、Ｗ １１ 。
ループ中に減衰器４があるため、高インピーダンス回路
３で発生するオフセット電圧が減衰比の逆数倍として検
出アンプ２の出力に現われる。これがレベルシフト回路
５を介して基板バイアス電位Ｖ。ｕｔに重畳されるだめ
、基板バイアス電位の変動をもたらす。前述したように
り、Ｓ、Ｗ １１ 。
１２のソース、ドレインは等価的に接地レベルにバイア
スされているので、仮にレベルシフト回路５の出力電圧
Ｖ。ｕｔが接地レベルよシ高い電圧になると、これが接
続されているＰ−ウェル基板とソース・ドレインとの間
のＰ 、Ｎ接合およびＰ−ウェル基板の形成母体である
Ｎ型基板とによって形成される寄生ＮＰＮ トランジス
タを順方向にドライブすることになり、高電圧電源１０
からソース、ドレインを通して大電流が等測的接地点に
流れ込んでしまう。また検出アンｆ２にレベルシフト回
路５を多数並列接続して、多数のスイッチのＰ−ウェル
に基板バイアス電位を供給しようとした場合、には、検
出アンプ２の出力にレベルシフト回路５の入力部の容量
（多くは入力トランジスタのグート容量）が多数負荷容
量として接続されたことになり、検出アンプ２の増１１
］帯域を狭帯域化してしまう。従って、電源雑音信号が
高周波になると十分ＩＣその機能を発揮出来なくなって
しまうという欠点を有していた。
スされているので、仮にレベルシフト回路５の出力電圧
Ｖ。ｕｔが接地レベルよシ高い電圧になると、これが接
続されているＰ−ウェル基板とソース・ドレインとの間
のＰ 、Ｎ接合およびＰ−ウェル基板の形成母体である
Ｎ型基板とによって形成される寄生ＮＰＮ トランジス
タを順方向にドライブすることになり、高電圧電源１０
からソース、ドレインを通して大電流が等測的接地点に
流れ込んでしまう。また検出アンｆ２にレベルシフト回
路５を多数並列接続して、多数のスイッチのＰ−ウェル
に基板バイアス電位を供給しようとした場合、には、検
出アンプ２の出力にレベルシフト回路５の入力部の容量
（多くは入力トランジスタのグート容量）が多数負荷容
量として接続されたことになり、検出アンプ２の増１１
］帯域を狭帯域化してしまう。従って、電源雑音信号が
高周波になると十分ＩＣその機能を発揮出来なくなって
しまうという欠点を有していた。
（発明の目的）
この発明の目的・ば、動作が安定でしかも基板バイアス
電位の変動が少なくかつ高周波の電源雑音信号に対して
も十分応答可ｉヒな基板バイアス回路を提供するにある
。
電位の変動が少なくかつ高周波の電源雑音信号に対して
も十分応答可ｉヒな基板バイアス回路を提供するにある
。
（発明の概要）
この発明は上記目的を達成するために、半導体基板内に
形成したスイッチの浮遊容量を介しで漏れてくる電源雑
音信号と等価な信号を検出するダミースイッチと、この
ダミースイッチにバイアスを与える高インピーダンス回
路と、前記ダミースイッチが検出した信号を増巾し減衰
器を介して前記高インピーダンス回路に直流帰還をかけ
る差動増［１］段を有する検出アンプと、この検出アン
プの出力電圧をレベル７ノトして前記スイッチおよびダ
ミースイッチの搭載基板へバイアス電位を与えるレベル
シフト回路とを有してなる基板バイアス回路において、
前記差動増巾段に前記レベルシフト回路を少なくとも２
段縦続接続しその中間接続点から前記減衰器を介して前
記高インピーダンス回路に直流帰還をかけ、かつ前記高
インピーダンス回路と前記ダミースイッチとの接続点の
インピーダンスを高インピーダンスに保ったままレベル
シフトする手段を介して前記ダミースイッチをバイアス
するようにした事を特徴とする。以下この発明の詳細を
実施例に基づいて説明する。
形成したスイッチの浮遊容量を介しで漏れてくる電源雑
音信号と等価な信号を検出するダミースイッチと、この
ダミースイッチにバイアスを与える高インピーダンス回
路と、前記ダミースイッチが検出した信号を増巾し減衰
器を介して前記高インピーダンス回路に直流帰還をかけ
る差動増［１］段を有する検出アンプと、この検出アン
プの出力電圧をレベル７ノトして前記スイッチおよびダ
ミースイッチの搭載基板へバイアス電位を与えるレベル
シフト回路とを有してなる基板バイアス回路において、
前記差動増巾段に前記レベルシフト回路を少なくとも２
段縦続接続しその中間接続点から前記減衰器を介して前
記高インピーダンス回路に直流帰還をかけ、かつ前記高
インピーダンス回路と前記ダミースイッチとの接続点の
インピーダンスを高インピーダンスに保ったままレベル
シフトする手段を介して前記ダミースイッチをバイアス
するようにした事を特徴とする。以下この発明の詳細を
実施例に基づいて説明する。
（発明の実施例）
第２図はこの発明の一実施例に係る基板バイアス回路の
ブロック図を示したものである。第１図に示しだと同一
部分には同一符号を付し説明は省略する。
ブロック図を示したものである。第１図に示しだと同一
部分には同一符号を付し説明は省略する。
５１．５２はレベルシフト回路で検出アンｆ２の出力に
縦続接続される。その中間接続点１４から高インピーダ
ンス回路３に対する直流帰還がかけられる。前述したよ
うに、このような帰還ループを構成する場合には、検出
アンｆ２の差動増巾段のバイアス電流が不平衡な状態で
動作することのないようにバッファとしてレベルシフト
回路を挿入することが望ましい。この役割をばたすのが
レベルシフト回路５ノでアル。
縦続接続される。その中間接続点１４から高インピーダ
ンス回路３に対する直流帰還がかけられる。前述したよ
うに、このような帰還ループを構成する場合には、検出
アンｆ２の差動増巾段のバイアス電流が不平衡な状態で
動作することのないようにバッファとしてレベルシフト
回路を挿入することが望ましい。この役割をばたすのが
レベルシフト回路５ノでアル。
基板バイアス電位Ｖ。ｕｔは、レベルシフト回路５１の
出力端にさらに縦続接続したレベルシフト回路５２を介
して取出される。また、十分周波数帯域の広いレベルシ
フト回路５ノを挿入しておけば、その出力に基板パーイ
アスミ位供給用のレベルシフト回路５２を多数並列接続
し光としても検出アンｆ２０周波数帯域を狭帯域化させ
ることはない。
出力端にさらに縦続接続したレベルシフト回路５２を介
して取出される。また、十分周波数帯域の広いレベルシ
フト回路５ノを挿入しておけば、その出力に基板パーイ
アスミ位供給用のレベルシフト回路５２を多数並列接続
し光としても検出アンｆ２０周波数帯域を狭帯域化させ
ることはない。
高インピーダンス回路３と肌Ｓ、Ｗ１との接続に関して
も差動増巾段の不平衡動作を防止するために、第２図中
に点線で示したようなレベルシフト回路５３を挿入する
ことが必要となる。このレベルシフト回路５３はレベル
シフト回路５ノと等価な動作を行う。
も差動増巾段の不平衡動作を防止するために、第２図中
に点線で示したようなレベルシフト回路５３を挿入する
ことが必要となる。このレベルシフト回路５３はレベル
シフト回路５ノと等価な動作を行う。
しかし、レベルシフト回路は一般にソースホロワ回路を
用いて構成されるためその出力インピーダンスは低い。
用いて構成されるためその出力インピーダンスは低い。
検出アンプ２の出力に接続されるレベルシフト回路５１
、．５２は出力インピーダンスが低くても問題ないが
、高インピーダンス回路３の出力に接続されるレベルシ
フト回路５３の出力インピーダンスが低いとり、Ｓ、Ｗ
’ｌから有効に電源雑音信号を検出することが出来ない
。
、．５２は出力インピーダンスが低くても問題ないが
、高インピーダンス回路３の出力に接続されるレベルシ
フト回路５３の出力インピーダンスが低いとり、Ｓ、Ｗ
’ｌから有効に電源雑音信号を検出することが出来ない
。
そこでレベルシフト回路５３の挿入にあたっては、高イ
ンピーダンス回路３とり、Ｓ、Ｖ１／ｌとの接続点のイ
ンピーダンスを高インピーダンスに保ったままでレベル
シフトする手段を採用する必要がある。具体的手段につ
いては後述する。
ンピーダンス回路３とり、Ｓ、Ｖ１／ｌとの接続点のイ
ンピーダンスを高インピーダンスに保ったままでレベル
シフトする手段を採用する必要がある。具体的手段につ
いては後述する。
第３図は第２図に示したブロック図をＣ−ＭＯ８回路と
して実現した実際の結線図を示しだものである。図中に
点線で囲んで番号を伺した部分はそれぞれ第２図の同一
番号部分に対応する。捷だＭ１〜Ｍ２Ｂはトランジスタ
を、ＭＤＩ〜Ｍ Ｄ ４はり、Ｓ、Ｗｌを構成するトラ
ンジスタをそれぞれ示す。
して実現した実際の結線図を示しだものである。図中に
点線で囲んで番号を伺した部分はそれぞれ第２図の同一
番号部分に対応する。捷だＭ１〜Ｍ２Ｂはトランジスタ
を、ＭＤＩ〜Ｍ Ｄ ４はり、Ｓ、Ｗｌを構成するトラ
ンジスタをそれぞれ示す。
トランジスタＭＪ 、Ｍ２はバイアス回路を構成してお
り、端子４θに印加される基準電圧によシ安定なバイア
ス電圧を作成する。トランジスタＭ３〜Ｍ１３は高イン
ピーダンス回路３を構成し、トランジスタＭ４とＭ５お
よびトランジスタＭ６とＭ７からなるカレントミラ回路
により差動増巾段のバイアス電流を小さくして、その出
力インピーダンスを高くするように設計されている。
り、端子４θに印加される基準電圧によシ安定なバイア
ス電圧を作成する。トランジスタＭ３〜Ｍ１３は高イン
ピーダンス回路３を構成し、トランジスタＭ４とＭ５お
よびトランジスタＭ６とＭ７からなるカレントミラ回路
により差動増巾段のバイアス電流を小さくして、その出
力インピーダンスを高くするように設計されている。
高インピーダンス回路３とり、Ｓ、ＷＪとの接続点６の
ｉＵ駆動点インピーダンス高くするだめのレベルシフト
手段として、トランジスタＭＩＯとＭｌｌとを差動増巾
段の負荷であるトランジスタＭＩ２とＭ１３に縦続接続
してそのダートとドレインとを結んだ等測的な高抵抗素
子を用いている。とのようにすると接続点６の駆動点イ
ンピーダンスは高い状態に保たれるし、差動増巾段のバ
イアス電流の不平衡も解消することが出来る。即ち、接
続点６の電位が強制的に接地レベルになっても、負荷ト
ランジスタＭ１２とＭ１３のドレイン電位はほぼ同電位
で動作し、平衡状態に保たれる。
ｉＵ駆動点インピーダンス高くするだめのレベルシフト
手段として、トランジスタＭＩＯとＭｌｌとを差動増巾
段の負荷であるトランジスタＭＩ２とＭ１３に縦続接続
してそのダートとドレインとを結んだ等測的な高抵抗素
子を用いている。とのようにすると接続点６の駆動点イ
ンピーダンスは高い状態に保たれるし、差動増巾段のバ
イアス電流の不平衡も解消することが出来る。即ち、接
続点６の電位が強制的に接地レベルになっても、負荷ト
ランジスタＭ１２とＭ１３のドレイン電位はほぼ同電位
で動作し、平衡状態に保たれる。
トランジスタＭＤ１〜Ｍ Ｄ ４はり、Ｓ、Ｗｌを構成
するものであるが、Ｓ、Ｃ，Ｆのスイッチにおいてはス
イッチが導通の場合と非導通の場合とがあるため、それ
ぞれその状態を凝して２種類で構成している。トランジ
スタＭＤ７とＭＤ２は導通状態を、トランジスタＭＤ３
とＭＤ４は非導通状態をそれぞれ表わしている。トラン
ジスタＭＩＳ〜Ｍ２４は検出アンプ２を、トランジスタ
Ｍ２５ 、Ｍ２６およびＭ２７．Ｍ２Ｒはそれぞれレベ
ルシフト回路５１．５２を構成している。検出アンプ２
とレベルシフト回路５１との接続点７の電位は、第１図
に示した従来の回路のように接地レベルに強制的に設定
されてしまうことはないので、トランジスタＭ２３．Ｍ
２４によって構成される負荷回路は平衡状態で動作する
。
するものであるが、Ｓ、Ｃ，Ｆのスイッチにおいてはス
イッチが導通の場合と非導通の場合とがあるため、それ
ぞれその状態を凝して２種類で構成している。トランジ
スタＭＤ７とＭＤ２は導通状態を、トランジスタＭＤ３
とＭＤ４は非導通状態をそれぞれ表わしている。トラン
ジスタＭＩＳ〜Ｍ２４は検出アンプ２を、トランジスタ
Ｍ２５ 、Ｍ２６およびＭ２７．Ｍ２Ｒはそれぞれレベ
ルシフト回路５１．５２を構成している。検出アンプ２
とレベルシフト回路５１との接続点７の電位は、第１図
に示した従来の回路のように接地レベルに強制的に設定
されてしまうことはないので、トランジスタＭ２３．Ｍ
２４によって構成される負荷回路は平衡状態で動作する
。
また高インピーダンス回路３のオフセット電圧による影
響も緩和される３、即ち、高インピーダンス回路３のオ
フセット電圧によって接続点７の電圧が仮に高電圧電源
ｌθと同一レベル程度となったとしても、レベルシフト
回路５１が挿入されているため基板バイアス電位Ｖ。ｕ
ｔを接地レベルよりも高い電位にならないように設定出
来る。
響も緩和される３、即ち、高インピーダンス回路３のオ
フセット電圧によって接続点７の電圧が仮に高電圧電源
ｌθと同一レベル程度となったとしても、レベルシフト
回路５１が挿入されているため基板バイアス電位Ｖ。ｕ
ｔを接地レベルよりも高い電位にならないように設定出
来る。
なお本実施例では検出アンプ０２の出力に接続するレベ
ルシフト回路の段数を２段とした場合を示しだが、この
１発明は２段に限定されるものではない。必要に応じて
多段接続をとることが出来るが、その場合にはその中間
接続点から直流帰還をかけるように構成すれば良い。ま
た高インピーダンス回路３とり、Ｓ、Ｗｌの接続点のイ
ンピーダンスを高インピーダンスに保ったｉｔレベルシ
フトする手段として本実施例ではトランジスタＭＩＯと
Ｍｌｌを用いた回路を示したが、例えば高抵抗によって
これを置きかえることも出来る。
ルシフト回路の段数を２段とした場合を示しだが、この
１発明は２段に限定されるものではない。必要に応じて
多段接続をとることが出来るが、その場合にはその中間
接続点から直流帰還をかけるように構成すれば良い。ま
た高インピーダンス回路３とり、Ｓ、Ｗｌの接続点のイ
ンピーダンスを高インピーダンスに保ったｉｔレベルシ
フトする手段として本実施例ではトランジスタＭＩＯと
Ｍｌｌを用いた回路を示したが、例えば高抵抗によって
これを置きかえることも出来る。
（発明の効果）
以上実施例に基づいて詳細に説明したように、この発明
では、レベルシフト回路を追加ししかも高インピーダン
ス回路の回路構成を変更する事により検出アンプおよび
高インピーダンス回路を安定に動作させるようにしだの
で、Ｓ、Ｃ，Ｆのスイッチを介して漏れてくる電源雑音
信号を有効に除去する事が出来る。従ってＰＳＲＲ特性
の改善に大きく寄与する。
では、レベルシフト回路を追加ししかも高インピーダン
ス回路の回路構成を変更する事により検出アンプおよび
高インピーダンス回路を安定に動作させるようにしだの
で、Ｓ、Ｃ，Ｆのスイッチを介して漏れてくる電源雑音
信号を有効に除去する事が出来る。従ってＰＳＲＲ特性
の改善に大きく寄与する。
第１図は従来の基板バイアス回路のブロック図、第２図
はこの発明の一実施例を示しだブロック図、第３図は第
２図の詳細回路図である。 １・・・ダミースイッチ（Ｄ、Ｓ、Ｗ） 、２・・・検
出アンプ０．３・・・高インピーダンス回路、４・・・
減衰器、５、．５１ 。 ５２．５３・・・レベルソフト回路、’６ 、１４・・
・接続点。 特許出願人 沖電気工業株式会社 ｌ 事件の表示 昭和５８年 特 許 願第１１０２２６号２、発明の名
称 基板バイアス回路 ３、補正をする者 事件との関係 特許串 願 人 任 所（〒１０５） 東京都港区虎ノ門１丁目７番１２
号沖電気工業株式会社内 氏名（６８９２） 弁理士 鈴木敏明 電話 ５０１−３１１１（大代表） ５、補正の対象 明細書中「発明の詳細な説明」の欄６
補正の内容 （１） 明細ｓｉ４頁第７行目ニｒ Ｄ 、 Ｓ 、Ｗ
２ ＪとあるのをｒＤ、ｓ、Ｗｊｌと補正する。 （２）回書第冊頁第１９行目の後に下記を挿入する。 「トランジスタＭ１４〜Ｍ１７は減衰器を形成しており
、トランジスタＭ１４．Ｍ１５なるバイアス回路でトラ
ンジスタＭ１６．Ｍ１７に適尚なケ゛−ト電圧を与える
ことによりトランジスタＭ１６．Ｍ１７ｉ等化的に抵抗
として動作させている。」 （３）図面「第３図」を別紙のとおυ補正する。
はこの発明の一実施例を示しだブロック図、第３図は第
２図の詳細回路図である。 １・・・ダミースイッチ（Ｄ、Ｓ、Ｗ） 、２・・・検
出アンプ０．３・・・高インピーダンス回路、４・・・
減衰器、５、．５１ 。 ５２．５３・・・レベルソフト回路、’６ 、１４・・
・接続点。 特許出願人 沖電気工業株式会社 ｌ 事件の表示 昭和５８年 特 許 願第１１０２２６号２、発明の名
称 基板バイアス回路 ３、補正をする者 事件との関係 特許串 願 人 任 所（〒１０５） 東京都港区虎ノ門１丁目７番１２
号沖電気工業株式会社内 氏名（６８９２） 弁理士 鈴木敏明 電話 ５０１−３１１１（大代表） ５、補正の対象 明細書中「発明の詳細な説明」の欄６
補正の内容 （１） 明細ｓｉ４頁第７行目ニｒ Ｄ 、 Ｓ 、Ｗ
２ ＪとあるのをｒＤ、ｓ、Ｗｊｌと補正する。 （２）回書第冊頁第１９行目の後に下記を挿入する。 「トランジスタＭ１４〜Ｍ１７は減衰器を形成しており
、トランジスタＭ１４．Ｍ１５なるバイアス回路でトラ
ンジスタＭ１６．Ｍ１７に適尚なケ゛−ト電圧を与える
ことによりトランジスタＭ１６．Ｍ１７ｉ等化的に抵抗
として動作させている。」 （３）図面「第３図」を別紙のとおυ補正する。
Claims (1)
- 半導体基板内に形成したスイッチの浮遊容量を介して漏
れてくる電源雑音信号と等価な信号を検出するダミース
イッチと、このダミースイッチにバイアスを与える高イ
ンピーダンス回路と、前記ダミースイッチが検出した信
号を増巾し減衰器を介して前記高インピーダンス回路に
直流帰還をかける差動増巾段を有する検出アンプと、こ
の検出アノノの出力電圧をレベルシフトして前記スイッ
チの搭載された半導体基板へのバイアス電位を力えるレ
ベルシフト回路とを有してなる基板バイアス回路におい
て、前記差動増巾段に前記レベルシフト回路を少なくと
も２段縦続接続しその中間接続点から前記減衰器を介し
て前記高インピーダンス回路に直流帰還をかけ、かつ前
記高インピーダンス回路と前記ダミースイッチとの接続
点の・インピーダンスを高インピーダンスに保ったまま
レベルシフトする手段を介して前記ダミースイッチをバ
イアスするようにした事を特徴とする基板バイアス回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11022683A JPS603214A (ja) | 1983-06-21 | 1983-06-21 | 基板バイアス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11022683A JPS603214A (ja) | 1983-06-21 | 1983-06-21 | 基板バイアス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS603214A true JPS603214A (ja) | 1985-01-09 |
| JPH0221687B2 JPH0221687B2 (ja) | 1990-05-15 |
Family
ID=14530282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11022683A Granted JPS603214A (ja) | 1983-06-21 | 1983-06-21 | 基板バイアス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS603214A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0525488U (ja) * | 1991-09-06 | 1993-04-02 | 株式会社不二工 | 面発光表示器 |
-
1983
- 1983-06-21 JP JP11022683A patent/JPS603214A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0221687B2 (ja) | 1990-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5281924A (en) | Fully differential CMOS power amplifier | |
| US5124663A (en) | Offset compensation CMOS operational amplifier | |
| US4829266A (en) | CMOS power operational amplifier | |
| EP1171950B1 (en) | System and method for converting from single-ended to differential signals | |
| Cheung et al. | A 1-V CMOS switched-opamp switched-capacitor pseudo-2-path filter | |
| US4484148A (en) | Current source frequency compensation for a CMOS amplifier | |
| US4742308A (en) | Balanced output analog differential amplifier circuit | |
| US5099205A (en) | Balanced cascode current mirror | |
| US4531106A (en) | Switched capacitor circuits | |
| US5057788A (en) | 2-stage differential amplifier connected in cascade | |
| US4547744A (en) | Integrated amplifier arrangement | |
| JPH05259759A (ja) | 二段差動増幅器を有する半導体デバイス | |
| US6833760B1 (en) | Low power differential amplifier powered by multiple unequal power supply voltages | |
| US5323120A (en) | High swing operational transconductance amplifier | |
| US6958644B2 (en) | Active filter circuit with dynamically modifiable gain | |
| RU94029890A (ru) | Комбинация детектора и частотноизбирательного фильтра | |
| US6236269B1 (en) | Complementary CMOS differential amplifier circuit | |
| US20110140782A1 (en) | Differential Gm-Boosting Circuit and Applications | |
| EP0840951B1 (en) | Amplifier with active-bootstrapped gain-enhancement technique | |
| US3304513A (en) | Differential direct-current amplifier | |
| EP0655831B1 (en) | High performance transconductance operational amplifier, of the CMOS integrated type | |
| US5424681A (en) | Wide range operational amplifier | |
| JPS603214A (ja) | 基板バイアス回路 | |
| EP1168602B1 (en) | Completely differential operational amplifier of the folded cascode type | |
| US4618832A (en) | Differential amplifier with improved power supply rejection ratio |