JPS603234A - ミキサ回路 - Google Patents
ミキサ回路Info
- Publication number
- JPS603234A JPS603234A JP58111209A JP11120983A JPS603234A JP S603234 A JPS603234 A JP S603234A JP 58111209 A JP58111209 A JP 58111209A JP 11120983 A JP11120983 A JP 11120983A JP S603234 A JPS603234 A JP S603234A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal
- local oscillation
- terminal
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Superheterodyne Receivers (AREA)
- Transmitters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、簡単な回路構成により、広帯域で低局発電力
で動作する低歪な特性を有するアップコンバータ、ダウ
ンコンバータ等のミキサ回路に関するものである。
で動作する低歪な特性を有するアップコンバータ、ダウ
ンコンバータ等のミキサ回路に関するものである。
従来例の構成とその問題点
従来、種々のミキサ回路が知られているが、回路′構成
が複雑で、低歪動作をさせるために数十ｍＷ以上の局発
電力が必要であるなどの問題がある。
が複雑で、低歪動作をさせるために数十ｍＷ以上の局発
電力が必要であるなどの問題がある。
以下、アンプ・コンバータの場合を例にとって簡単に従
来例とその問題点について述べる。
来例とその問題点について述べる。
紀１図は、ショットキー・バリア・ダイオードを用いた
ダブル・バランス形のアンプ・コンバータの基本構成図
で、ダウン・コンバータとしても使用されるものである
。
ダブル・バランス形のアンプ・コンバータの基本構成図
で、ダウン・コンバータとしても使用されるものである
。
図において、１．２，３．４は、ショットキー・バリア
・ダイオードで、ダイオード・リングを構成している。
・ダイオードで、ダイオード・リングを構成している。
６，６は、平衡−不平衡変成器、６は入力信号用変成器
、６は局発用変成器である。
、６は局発用変成器である。
７．８．９はそれぞれ高周波入力信号端子局部発振信号
入力端子、出力信号端子である。
入力端子、出力信号端子である。
図中、ＲＦ工Ｎ、Ｌｏ、ＩＦｏ□ は、それぞれ入力信
号局部発振信号、出力信号を示す。
号局部発振信号、出力信号を示す。
第１図の構成においては、平衡−不平衡変成器を使用す
るため回路が複雑になる。また、ダイオードを使用して
いるため、周波数変換のさい、変換損失を伴なうなどの
問題がある。
るため回路が複雑になる。また、ダイオードを使用して
いるため、周波数変換のさい、変換損失を伴なうなどの
問題がある。
第２図は、トランジスタを用いたアップ・コンバータの
従来の構成例である。
従来の構成例である。
図において、１０．１１はトランジスタ、１２゜１３は
それぞれ局部発振信号用の整合回路、出力信号用の整合
回路、１４は入力信号用の平衡−不平衡変成器である。
それぞれ局部発振信号用の整合回路、出力信号用の整合
回路、１４は入力信号用の平衡−不平衡変成器である。
７，８．９はそれぞれ信号入力端子２局部発振信号入力
端子、出力信号端子である。
端子、出力信号端子である。
図の構成では、入力信号、ＲＦＩＮと局部発振信号Ｌｏ
とをトランジスタ１１及び１０のベースカラ注入し、歪
特性を良好とするためシングル・バランス形構成として
いるものである。この場合トランジスタのベースから入
力信号と局部発振信号を入力しているため、入力信号と
局部発振信号の分離が悪い、歪特性が良好でないなどめ
欠点がある。
とをトランジスタ１１及び１０のベースカラ注入し、歪
特性を良好とするためシングル・バランス形構成として
いるものである。この場合トランジスタのベースから入
力信号と局部発振信号を入力しているため、入力信号と
局部発振信号の分離が悪い、歪特性が良好でないなどめ
欠点がある。
発明の目的
本発明は、以上述べたような従来の欠点をなくし、簡単
な回路構成による広帯域で低局発電力で動作する低歪な
特性のミキサ回路を提供するものである。
な回路構成による広帯域で低局発電力で動作する低歪な
特性のミキサ回路を提供するものである。
発明の構成
本発明は、マイクロ波用のトランジスタを使用し、トラ
ンジスタのベース側より局部発振信号を印加し、トラン
ジスタのエミッタ側より入力信号を入力し、トランジス
タのコレクタ側より出方信号を出力するように構成する
とともにトランジスタのエミッタと接地間に抵抗を接続
することにより、広帯域にわたシ、入力信号と局部発振
信号の分離が良好で、低歪、低雑音なミキサ回路を構成
するものである。
ンジスタのベース側より局部発振信号を印加し、トラン
ジスタのエミッタ側より入力信号を入力し、トランジス
タのコレクタ側より出方信号を出力するように構成する
とともにトランジスタのエミッタと接地間に抵抗を接続
することにより、広帯域にわたシ、入力信号と局部発振
信号の分離が良好で、低歪、低雑音なミキサ回路を構成
するものである。
実施例の説明
以下実施例を具体的に説明する。
第３図は、トランジスタを使用した本発明の一実施例で
あるアップ・コンバータの結線図を示しだものである。
あるアップ・コンバータの結線図を示しだものである。
図において、２１は、マイクロ波トランジイタ、２７．
２８．２９は、それぞれ局部発振信号入力端子、高周波
入力端子、出力信号端子、２４は抵抗である。
２８．２９は、それぞれ局部発振信号入力端子、高周波
入力端子、出力信号端子、２４は抵抗である。
２５．２６は、直流カット用のコンデンサ、２２．２３
は、それぞれ、局部発振信号用の低域通過形整合回路、
出力信号用の高域通過形整合回路である。図において直
流バイアス回路は省略している。以下、図の回路の動作
について説明する。
は、それぞれ、局部発振信号用の低域通過形整合回路、
出力信号用の高域通過形整合回路である。図において直
流バイアス回路は省略している。以下、図の回路の動作
について説明する。
高周波入力端子２８より入力された信号ＲＦＩＮはコン
デンサ２６により直流分をカットされた後トランジスタ
２１のエミッタに注入される。
デンサ２６により直流分をカットされた後トランジスタ
２１のエミッタに注入される。
一方、局部発振信号入力端子２７より入力された局発信
号り。は、直流カット用のコンデンサ２５及び低域通過
形整合回路２２を通って、トランジスタ２１のベースに
効率よく注入される。
号り。は、直流カット用のコンデンサ２５及び低域通過
形整合回路２２を通って、トランジスタ２１のベースに
効率よく注入される。
ベースから注入された局発信号Ｌ０（周波数：ｆＬ）と
エミッタから注入された高周波入力信号ＲＦＩＮ（周波
数： ｆＲｙ）は、 トランジスタ２１のベース−エミ
ッタ間のジャンクションにおいて混合され、周波数：
ｌ ｆＬｉ：ｆＨＦ＋ の信号が発生しさらにトランジ
スタ内部で増幅されて、トランジスタ２１のコレクタよ
り、出力整合回路を通って、出力端子２９出力信号ＩＦ
Ｏｕｔとじてに出方される。
エミッタから注入された高周波入力信号ＲＦＩＮ（周波
数： ｆＲｙ）は、 トランジスタ２１のベース−エミ
ッタ間のジャンクションにおいて混合され、周波数：
ｌ ｆＬｉ：ｆＨＦ＋ の信号が発生しさらにトランジ
スタ内部で増幅されて、トランジスタ２１のコレクタよ
り、出力整合回路を通って、出力端子２９出力信号ＩＦ
Ｏｕｔとじてに出方される。
本実施例のトランジスタ・アップ・コンバータはトラン
ジスタ２１のエミッタと接地間に適西な値の抵抗２４を
接続し、トランジスタ２１のエミッタと抵抗２４の接続
点から高周波入力信号ＲＦＩＮを注入し、トランジスタ
２１０ベースから局部発振信号り。を注入していること
を特徴としている。
ジスタ２１のエミッタと接地間に適西な値の抵抗２４を
接続し、トランジスタ２１のエミッタと抵抗２４の接続
点から高周波入力信号ＲＦＩＮを注入し、トランジスタ
２１０ベースから局部発振信号り。を注入していること
を特徴としている。
本実施例によれば、トランジスタ２１のエミッタと接地
間に接続する抵抗２４の値を適当な値に設定することに
よシ、広帯域にわたって高周波入力端子２８からトラン
ジスタ側をみたインピータンスを定抵抗に整合させるこ
とが可能である利点がある。
間に接続する抵抗２４の値を適当な値に設定することに
よシ、広帯域にわたって高周波入力端子２８からトラン
ジスタ側をみたインピータンスを定抵抗に整合させるこ
とが可能である利点がある。
一般に、マイクロ波回路の設計においては、入出力イン
ピーダンスは、６０Ω系で設計される。
ピーダンスは、６０Ω系で設計される。
本実施例において、高周波入力端子２８からみた入力イ
ンピーダンスを５０Ω系とするためには、エミッタ抵抗
値を７５〜１０００程度に選定すればよい。
ンピーダンスを５０Ω系とするためには、エミッタ抵抗
値を７５〜１０００程度に選定すればよい。
寸だ、本実施例によれば、トランジスタ２１のベースか
ら局部発振信号り。を注入し、トランジスタ２１のエミ
ッタから高周波入力信号ＲＦ Ｉ Ｎを注入しているた
め、局部発振信号端子２９と高周波入力端子２８の分離
が良好となシ、°ベース側整合回路２２は、局部発振信
号り。を効率的にベースに注入するようにすることが可
能となり、アップ・コンバータ動作に必要な局部発振信
号電力が少なくてよい利点がある。
ら局部発振信号り。を注入し、トランジスタ２１のエミ
ッタから高周波入力信号ＲＦ Ｉ Ｎを注入しているた
め、局部発振信号端子２９と高周波入力端子２８の分離
が良好となシ、°ベース側整合回路２２は、局部発振信
号り。を効率的にベースに注入するようにすることが可
能となり、アップ・コンバータ動作に必要な局部発振信
号電力が少なくてよい利点がある。
第３図に示す本実施例Ωトランジスタ・アップ・コンバ
ータでは、必要な局発電力は、−６〜＋６ｄＢｍ 前後
である。
ータでは、必要な局発電力は、−６〜＋６ｄＢｍ 前後
である。
さらに、本実施例によれば、高周波入力信号ＲＦ工Ｎ
をトランジスタ２１のエミッタから注入し、局部発振信
号Ｌ０を効率的にトランジスタ２１に注入しているため
、良好な歪特性が得られる利点がある。
をトランジスタ２１のエミッタから注入し、局部発振信
号Ｌ０を効率的にトランジスタ２１に注入しているため
、良好な歪特性が得られる利点がある。
以下、具体的な特性例について述べる。
利得帯域幅積ｆＴが、８ＧＨ，程度のマイクロ波・トラ
ンジスタを使用し、エミッター接地間抵抗２４として７
６Ωを使用して、入力信号周波数ＲＦ工Ｎ＝５０−９０
０１４ｋ 、属音ｍ言ＭＪ司ぴα夕Ｌ（、： ２５５０
−３４００津出力信号周波数ＩＦ。ｕｔ： ２５００１
１ｈのアップ・コンバータを、第３図に示す本実施例の
トランジスタ・アップ・コンバータで実現した場合、局
発性入電カニ ＋３ｄＢｍ （２ｍＷ）、コレクターエ
ミッタ間電圧３■、コレクタ電流６ｍＡの条件で、６０
〜９００１１にの広帯域な入力信号周波数に対し、変換
利得３±１ｄＢ、雑音指数：１１±１ｄＢ。
ンジスタを使用し、エミッター接地間抵抗２４として７
６Ωを使用して、入力信号周波数ＲＦ工Ｎ＝５０−９０
０１４ｋ 、属音ｍ言ＭＪ司ぴα夕Ｌ（、： ２５５０
−３４００津出力信号周波数ＩＦ。ｕｔ： ２５００１
１ｈのアップ・コンバータを、第３図に示す本実施例の
トランジスタ・アップ・コンバータで実現した場合、局
発性入電カニ ＋３ｄＢｍ （２ｍＷ）、コレクターエ
ミッタ間電圧３■、コレクタ電流６ｍＡの条件で、６０
〜９００１１にの広帯域な入力信号周波数に対し、変換
利得３±１ｄＢ、雑音指数：１１±１ｄＢ。
１％の相互変調歪を与える妨害信号室カニ−１７±２ｄ
Ｂｍ の特性３得られた。
Ｂｍ の特性３得られた。
高周波入力信号端子での６０Ω系へ入力整合状況は、定
在波比３以下である。
在波比３以下である。
以上の具体的な特性例でみるように、本実施例によれば
、低電力の局部発振信号により、広帯域にわたり、変換
利得のある、低歪特性で、比較的低雑音のアンプ・コン
バータを実現することができる。
、低電力の局部発振信号により、広帯域にわたり、変換
利得のある、低歪特性で、比較的低雑音のアンプ・コン
バータを実現することができる。
第４図は、マイクロ波用のＧａＡｓ電界効果トランジス
タ（以下ＧａＡｓ −Ｆ Ｅ Ｔと略す）を使用した本
発明の他の実施例を示しだものである。
タ（以下ＧａＡｓ −Ｆ Ｅ Ｔと略す）を使用した本
発明の他の実施例を示しだものである。
図において、第３図の実施例と同様な働きをするものに
ついては、同一の番号を付しである。
ついては、同一の番号を付しである。
３０は、ＧａＡｓ−ＦＥＴ 、 ３１ 、’３２ 、３
４は抵抗、３３は高周波短絡用のコンデンサである。
４は抵抗、３３は高周波短絡用のコンデンサである。
冒周波入力端子２８より入力された信号ＲＦＩＮは、Ｇ
ａＡｓ−Ｆ Ｅ Ｔ ３０のソースに注入され、一方局
部発振信号入力端子２７より入力された局部発振信号り
。は、低域通過形整合回路２２を通って、ＧａＡｓ−Ｆ
Ｅ Ｔのゲ−１・に効率的に注入される。
ａＡｓ−Ｆ Ｅ Ｔ ３０のソースに注入され、一方局
部発振信号入力端子２７より入力された局部発振信号り
。は、低域通過形整合回路２２を通って、ＧａＡｓ−Ｆ
Ｅ Ｔのゲ−１・に効率的に注入される。
ゲートから注入された局発信号：Ｌｏ （周波数：ｆＬ
）とソースから注入された高周波入力信号ＲＦＩＮ
（周波数：ｆＲＦ ）は、ＧａＡｓ −Ｆ Ｅ Ｔ２Ｃ
のゲートのショットキー接合において混合され、周波数
：１ｆＬ＋：ｆＲＦｌの信号が発生し、さらにＦＥＴ内
部で増幅され、ＦＥＴ３０のソースより出力整合回路２
３を通って、出力端子２９に出力される。
）とソースから注入された高周波入力信号ＲＦＩＮ
（周波数：ｆＲＦ ）は、ＧａＡｓ −Ｆ Ｅ Ｔ２Ｃ
のゲートのショットキー接合において混合され、周波数
：１ｆＬ＋：ｆＲＦｌの信号が発生し、さらにＦＥＴ内
部で増幅され、ＦＥＴ３０のソースより出力整合回路２
３を通って、出力端子２９に出力される。
本実施例においては、ＧａＡｓ−Ｆ Ｅ Ｔのソースと
接地間に抵抗３１．抵抗３２の直列回路と抵抗３２と並
列にコンデンサ３３を提供することにより、さらに低歪
、低雑音特性が良好となるものである。
接地間に抵抗３１．抵抗３２の直列回路と抵抗３２と並
列にコンデンサ３３を提供することにより、さらに低歪
、低雑音特性が良好となるものである。
なお、本実施例においては、アップ・コンノク−タの基
本的構成について述べたが、ダウン・コンバータであっ
ても同様に適用できるしさらに本実施例の基本的構成を
用いて、シングル・・くランス形、ダブル・バランス形
の構成とすれば、さらに歪特性は良好となることは、簡
単に類推できるものであり本発明の応用例であると考え
られる。
本的構成について述べたが、ダウン・コンバータであっ
ても同様に適用できるしさらに本実施例の基本的構成を
用いて、シングル・・くランス形、ダブル・バランス形
の構成とすれば、さらに歪特性は良好となることは、簡
単に類推できるものであり本発明の応用例であると考え
られる。
発明の効果
以上述べたように本発明は、トランジスタのエミッタと
アース間を少なくとも抵抗を介して接続し、トランジス
タのベースより局部発振信号を印加し、トランジスタの
エミッタより高周波入力信号を印加し、トランジスタの
コレクタより出力信号を取り出す構成により簡単な回路
構成で、広帯域に歪特性、変換利得特性が良好なミキサ
回路を実現することができる。
アース間を少なくとも抵抗を介して接続し、トランジス
タのベースより局部発振信号を印加し、トランジスタの
エミッタより高周波入力信号を印加し、トランジスタの
コレクタより出力信号を取り出す構成により簡単な回路
構成で、広帯域に歪特性、変換利得特性が良好なミキサ
回路を実現することができる。
第１図は従来のダイオードを使用したダブル・バランス
形アップ・コンバータの基本的構成例を示す結線図、第
２図は従来のトランジスタを使用シタシングル・バラン
ス形アノフ・コンバータの基本的構成例を示す結線図、
第３図は、本発明の一実施例であるアップ・コンバータ
の結線図、第４図は、本発明の他の実施例であるアップ
・コンバータの結線図である。 ７．２８・・・・・・入力信号端子、８，２７・・・・
・−局部発振信号入力端子、９，２９・・・・・・出力
信号端子、２１・・・・トランジスタ、づ２・・・・・
低域通過形整合回路、２３・・・・・高域通過形整合回
路、２４・・・・・抵抗。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 −−ｃノ
形アップ・コンバータの基本的構成例を示す結線図、第
２図は従来のトランジスタを使用シタシングル・バラン
ス形アノフ・コンバータの基本的構成例を示す結線図、
第３図は、本発明の一実施例であるアップ・コンバータ
の結線図、第４図は、本発明の他の実施例であるアップ
・コンバータの結線図である。 ７．２８・・・・・・入力信号端子、８，２７・・・・
・−局部発振信号入力端子、９，２９・・・・・・出力
信号端子、２１・・・・トランジスタ、づ２・・・・・
低域通過形整合回路、２３・・・・・高域通過形整合回
路、２４・・・・・抵抗。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 −−ｃノ
Claims (2)
- （１）トランジスタのベースまたはＦＥＴのゲートに接
続され、局部発振信号を入力する第１の端子と、エミッ
タまたはソースに接続され、入力信号を入力する第２の
端子と、コレクタまたはドレインに接続され、出力信号
を取シ出す第３の端子とを有し、前記トランジスタのエ
ミッタまたは、ＦＥＴのソースと接地間に抵抗を接続し
たことを特徴とするミキサ回路。 - （２）第１の端子とトランジスタのベースまたはＦＥＴ
のゲートとの間に整合回路を設けたことを特徴とする特
許請求の範囲第１項記載のミキサ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58111209A JPS603234A (ja) | 1983-06-20 | 1983-06-20 | ミキサ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58111209A JPS603234A (ja) | 1983-06-20 | 1983-06-20 | ミキサ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS603234A true JPS603234A (ja) | 1985-01-09 |
Family
ID=14555285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58111209A Pending JPS603234A (ja) | 1983-06-20 | 1983-06-20 | ミキサ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS603234A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0715402A1 (en) | 1994-11-29 | 1996-06-05 | Nec Corporation | Frequency mixing circuit having a low signal leakage between input signal paths |
-
1983
- 1983-06-20 JP JP58111209A patent/JPS603234A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0715402A1 (en) | 1994-11-29 | 1996-06-05 | Nec Corporation | Frequency mixing circuit having a low signal leakage between input signal paths |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5465415A (en) | Even order term mixer | |
| US5329189A (en) | Mixer circuit | |
| US5164683A (en) | RF amplifier assembly | |
| US5196805A (en) | Distributed differential amplifier arrangement | |
| US5027163A (en) | High level wide band RF mixer | |
| KR100390257B1 (ko) | 반도체 회로 | |
| JPH0452642B2 (ja) | ||
| US5513390A (en) | Biased FET mixer | |
| JPWO2001001564A1 (ja) | 半導体回路 | |
| JPS62110306A (ja) | マイクロ波受信機 | |
| US6744308B1 (en) | System and method for establishing the input impedance of an amplifier in a stacked configuration | |
| US6819913B2 (en) | Low-noise frequency converter with strong rejection of image frequency | |
| JPH03188702A (ja) | マトリックス構造ミクサー | |
| US6861891B2 (en) | Sub-harmonic mixer | |
| JPS603234A (ja) | ミキサ回路 | |
| US6219536B1 (en) | Mixer circuit | |
| JPS61224506A (ja) | 電界効果トランジスタ回路 | |
| JPS6272210A (ja) | 電界効果トランジスタ回路 | |
| Neilson et al. | A broadband upconverter IC | |
| JPS6348444B2 (ja) | ||
| Brunel et al. | A downconverter for use in a dual-mode AMPS/CDMA chip set | |
| JP2848617B2 (ja) | 周波数２逓倍器 | |
| JPH05315845A (ja) | 周波数変換回路 | |
| JP2004236027A (ja) | 周波数変換回路 | |
| KR0135020B1 (ko) | 수산단용 uhf 밴드 초고주파 모노리식 소스혼합기 회로 |