JPS6272210A - 電界効果トランジスタ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （Ｍ業上の利用分野） 本発明は、特に周波数混合回路（以下ミクサと省略する
）あるいは変調回路に使用する、電界効果トランジスタ
（以下ＦＥＴと省略する）回路に関するものである。

（従来の技術） 最近、通信情報網がますます広がり、通信や放送に使用
する高周波が、ＶＨＦ帯やＵＨＦ帯からＳＨＦ帯へと広
がっている。これら高周波用の通信機器には、ミクサま
たは変調回路が不可欠である。特に、高周波に優れた特
性を有するＧａＡｓを用いたミクサまたは変調回路が使
われ始めている。

これらミクサまたは変調回路の基本回路素子としては、
ダイオード、シングルゲートＦＥＴ、あるいはデュアル
ゲートＦＥＴ等があるが、特にＳＨＦ帯などの高周波で
は、高利得で、入出力分離が容易で、整合回路が小さく
なるデュアルゲートＦＥＴが多用されている。

従来のミクサを、第５図に示す従来のミクサ・マイクロ
波集積回路（以下ミクサＭＭＩＣと省略する）の回路図
を参照して説明する。第５図において、高周波信号入力
端子１に入力された高周波信号は、整合回路２を通って
、デュアルゲートＦＥＴ３の第１ゲート４に、また、局
発信号入力端子５に入力された局部発振信号は、整合回
路６を通って、デュアルゲートＦＥＴ３の第２ゲート７
に入力される。デュアルゲートＦＥＴ３で混合されて、
デュアルゲートＦＥＴ３のドレイン８から出力される中
間周波数信号は、インダクタンス９とコンデンサ１０．
１１とからなる整合回路を通って。

シングルゲートＦＥＴ１２で増幅されて、出力端子１３
から出力される。なお、デュアルゲートＦＥＴ３のソー
ス１４は接地されている。前記の通り、高周波信号と局
部発振信号は、整合回路２と整合回路６とで別々に整合
されるので、良く整合し、かつ、デュアルゲートＦＥＴ
の特徴として、両信号の分離も非常に良い。

（発明が解決しようとする問題点） しかしながら、前記従来のミクサでは、デュアルゲート
ＦＥＴ出力の、中間周波数に対する出力インピーダンス
が非常に大きくなる。例えば、ＧａＡｓ−ＭＥＳ４ＥＴ
を用いて、３００μｍＸ　１　ｐｍのゲートでデュアル
ゲートＦＥＴを形成すると、その出力インピーダンスは
、２０００Ωにもなり、同一サイズのシングルゲートＦ
ＥＴの出力インピーダンス２００〜３００Ωに比べてか
なり高い。このように出力インピーダンスが高いと、後
段の増幅器との整合回路が巨大になったり、使用できる
周波数帯域が非常に狭くなるという問題点があった。

（問題点を解決するための手段） にＮ記問題点を解決するために、本発明は、ソースとド
レイン間の電圧を０．５〜１．０■に設定したデュアル
ゲートＦＥＴ回路を提供するものである。

（作　用） 前記構成によれば、デュアルゲートＦＥＴの出力インピ
ーダンスが著しく低くなるため、後段の増幅器との間の
整合回路を著しく簡略化もしくは省略することができる
。

（実施例） 本発明のミクサの一実施例を、第１図ないし第４図を参
照して説明する。

第１図は１本発明の一実施例のミクサＭＭＩＣの回路図
を示し、高周波信号入力端子１に入力された高周波信号
は、整合回路２を通って、デュアルゲートＦＥＴ３の第
１ゲート４に、また１局発信号入力端子５に入力された
局部発振信号は、整合回路６を通って、デュアルゲート
ＦＥＴ３の第２ゲート７に入力される。デュアルゲート
ＦＥＴ３で混合されて、デュアルゲートＦＥＴ３のドレ
イン８から出力される中間周波数信号は、負荷抵抗器９
ａとコンデンサ１０からなる負荷回路と並列なコンデン
サ１１を介して、シングルゲートＦＥＴ１２で増幅され
、出力端子１３から出力される。なおデュアルゲートＦ
ＥＴ３のソース１４は接地されている。

従来は、ＦＥＴを飽和領域にして高利得を得るために、
デュアルゲートＦＥＴ３のソースとドレイン間の電圧を
３〜５Ｖに設定していたので、デュアルゲートＦＥＴ３
の出力インピーダンスが非常に高くなっていたが、本発
明の実施例では、デュアルゲ−１〜ＦＥＴ３のソースと
ドレイン間の電圧を０．５〜１．ＯＶに設定して、出力
インピーダンスを従来の１１５〜１／ｌＯまで低くして
いる。第２図は。

本発明のミクサの一実施例における、デュアルゲ−ｌ−
Ｆ　Ｅ　Ｔのソースとドレイン間の電圧と出力インピー
ダンスの関係図を示し、デュアルゲートＦＥＴ３を、ゲ
ート幅３００　ｐ　ｍのＧａＡｓ−ＭＥＳ−ＦＥＴで形
成し、デュアルゲートＦＥＴ３のソースとドレイン間の
電圧を０．５〜１．Ｏｖに設定することにより、中間周
波数１〜２ＧＩＩｚにおいて、出力インピーダンスは、
従来の２０００Ω程度に対して、２００〜４００Ｑ程度
に下がる。出力インピーダンスが下がると、後段の増幅
器との整合が非常にとりやすくなり、大きな整合回路が
不要となり、例えば、第１図に示すように負荷抵抗器９
ａのみで整合することができる。また、使用できる周波
数帯域も２〜４倍増大する。

第３図は、本発明のミクサの一実施例における、デュア
ルゲートＦＥＴのソースとドレイン間の電圧と変換利得
の関係図を示し、ソースとドレイン間の電圧を０．５〜
１．ＯＶに設定すると、ＦＥＴの非飽和領域に入るため
、変換利得は若干小さくなるが、前記非飽和領域に存在
する最適点では、従来に対してｌｄＢ以内の利得減少で
ある。しかも、後段の増幅器との整合が良くなるので、
全体としての利得は改善される。

第４図は、本発明のミクサの一実施例における、デュア
ルゲートＦＥＴのソースとドレイン間の電圧と雑音指数
との関係図を示し、雑音指数は、従来例に対して１ｄＢ
以内の劣化となる。また、デュアルゲートＦＥＴ３のソ
ースとドレイン間の電圧が、０．５Ｖ未満およびｉ、ｏ
ｖを超える非飽和領域では、変換利得、雑音指数ともに
従来より劣化する。

前記のように、本発明によれば、デュアルゲートＦＥＴ
のソースとドレイン間の電圧を、０．５〜１．０Ｖに設
定することにより、ミクサを著しく広周波数帯域化、小
型化することができる。なお、本発明の実施例は、ミク
サに対する説明であるが、変調器に対しても同様の結果
が得られる。

（発明の効果） 前記のように、本発明によれば、ミクサあるいは変調回
路の基本構成素子として用いた。デュアルゲートＦＥＴ
のソースとドレイン間の電圧を０．５〜１．ＯＶに設定
することにより、デュアルゲートＦＥＴの中間周波数に
対する出力インピーダンスを下げることが可能になる。

前記のように、出力インピーダンスを下げることにより
、後段の増幅器との整合回路を著しく簡略化、あるいは
省略することができるとともに、変換利得を増大し、周
波数帯域を４倍程度にまで広げることができるので、実
用的効果は大きい。

【図面の簡単な説明】

第１図は、本発明の一実施例のミクサＭＭＩＣに回路図
、第２図は、本発明のミクサの一実施例における、デュ
アルゲートＦＥＴのソースとドレインの間の電圧に対す
る出力インピーダンスの関係図、第３図は、前記実施例
における、デュアルゲートＦＥＴのソースとドレインの
間の電圧に対する変換利得の関係図、第４図は、前記実
施例における、デュアルゲートＦＥＴのソースとドレイ
ンの間の電圧に対する雑音指数の関係図、第５図は、従
来のミクサＭＭＩＣの回路図を示す。 １　・・・高周波信号入力端子、　２，６　　゛＝整合
回路、３　・・・デュアルゲートＦＥＴ、　４　・・Ｆ
ＥＴの第１ゲート、　５　・局発信号入力端子、　７　
・・　ＦＥＴの第２ゲート、　８　・　ＦＥＴのドレイ
ン、　９　・・・インダクタンス、９ａ・・・負荷抵抗
器、１０．１１・・・コンデンサ、１２・・・シングル
ゲートＦＥＴ、１３・・出力端子、　１４・・・　ＦＥ
Ｔのソース。 第１図 ＋　　−、＆！ｌ　￥Ｉ　液イ名号、と、ノシＩｔＪて
４２　　ヤケ釦ル ３　・　ペア・Ｖケート　ＦＥＴ ４　　　男１ブート ５　　　ＸＩｇ：ａろ入力端づ ６　・篭珍ＹｆＪ珪 ７　　楽２１１／”−） ８　　）′し４ン ９０１坊水Ｘ通 １０．１１　　・　つンデ°ソザ １２　・　　シ′ンゲルッ゛１−）ＦＥＴ１３　　　が
戸銅ｉづ １４　　ソース 第２図

Claims (1)

【特許請求の範囲】
1. 周波数混合回路あるいは変調回路に用いられたデュアル
   ゲートＦＥＴのソースとドレインの間の電圧が、０．５
   Ｖから１．０Ｖの間に設定されていることを特徴とする
   電界効果トランジスタ回路。