JPS6032377A - ジョゼフソン回路におけるインダクタ形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ジョゼフソン回路におけるインダクタの形成
方法に関する。

ジョセフソン回路において重要な電子回路要素はジョゼ
フソン・スイッチング・ゲートであり１、それらを構成
する回路素子の中心的なものはジョゼフソン・スイッチ
ング素子乃至ジョゼフソン接合素子であるが、このよう
な能動回路素子に加えて、受動素子としてのインダクタ
も重要な回路素子となる。第１図（Ａ）に示す磁束量子
干渉型ジョゼフソン・スイッチング・グー）１の入力線
乃至制御線２とスイッチング・ループ３間の磁気結合部
分４（回路的には相互インダクタンスとして表される）
や、第１図（Ｂ）に示すジョゼフソン・メモリ５のメモ
リ・ル−プ７の自己インタ゛クタンスｌＯを形成したり
、ビット線６とメモリ・ループ７との磁気結合部分（相
互インダクタンス）４を形成するのに必要だからである
。勿論、図示の二個に限らず、各種の回路要素において
こうしたインダクタが必要とされ、能動回路要素中のみ
ならず、信号に意図的な時間遅れを与えるため、或いは
また回路量分離を図るため、能動回路段間に受動要素と
して組込まれたりもする。第１図（Ａ）。

（Ｂ）中においては、磁気結合部分４、即ち変成器を構
成する当該変成器の一次、二次巻線としての各インダク
タは符号８．１０で示してあり、スイッチング・ループ
３及びメモリ・ループ７中のジョゼフンン接合素子は符
号８で示しである。動作の説明は周知故、省略する。

然して、このようなインダクタを一定の値以上のインダ
クタンス値を確保しながら実際に製作すると、回路形成
基板上において相当な平面積を要する。例えば第１図（
Ａ）、（Ｂ）の例を挙げて考えると、外部信号線路２乃
至６とスイッチング・ループ３乃至メモリ・ループ７ど
の十分に強い磁気結合（十分大きな相互インダクタンス
）４を得ると共に、スイッチング−ループ３乃至メモリ
・ループ７側のインダクタｌＯに十分大きなインダクタ
ンスを得るためには、当該スイッチング・ループ３及び
メモリ・ループ７のループ線路に本来的に必要な幅及び
長さの面積だけでは十分なインダクタンスを稼ぐことが
できない。そこで、このスイッチング・ループ３及びメ
モリ・ループ７側のインダクタ１０においては、当該部
分の平面積をかなり大きなものとしなければならない。

然しこれは、そもそも極めて高い集積度を達成する可能
性を秘めたジョゼフソン回路にとっては重大な欠点とな
る。

そこで、この問題を解決する手法として、先ずは第１図
（Ｃ）に示すようなインダクタ形成方法が考えられる。

本例は第１図（Ｂ）に示すジョゼフソン・メモリの等価
回路を実際に基板ｌｌ上に形成した場合の断面構造を示
しているが、基板１１と信号線路６の間の絶縁層部分１
９内にあって、一対のジョゼフソン接合素子８間に亘る
インダクタ１゜を、当該ジョセフソン接合素子８の各下
部電極間に亘る接続線路部−分１２の上に配した絶縁境
部分１３の上方を渡し越すようにして形成したものであ
る。

確かに、このようにすれば、この絶縁境部分１３の側面
に沿って高さ方向に伸びる部分１４が形成され、従って
この高さを成る程度以上に高く取れば実効的な線路長が
長くなるから必要なインダクタンス値を確保することが
でき、その割には平面積を小さく収めることができる。

然し、単に高さ方向にインダクタの線路面積部分を稼ぐ
というこのような方法では、別の大きな欠点が発生して
しまう。

第一に、絶縁境部分１３の高さがかなり高くなってく′
ると、信号線路２等を形成すべき上面構造部分の平面性
が損なわれ、凹凸が激しくなる結果、信号線路２の蒸着
形成時等において所謂段切れと呼ぶ断線が生じ易くなり
、全体としての集積回路構造の歩留まりが著しく低下す
る。

第二に、いくら平面積に比せば余り問題とされないとは
言っても、高さ方向に高くなることはやはり望ましくな
い。殊に将来に亘って所謂三次元構造等が提案されてい
る実情に鑑みると、各機能層乃至各レベルの平面性が良
好であることは勿論、その厚みもできるだけ薄い方が良
い。

本発明はこのような事情に鑑みて成されたもので、ジョ
ゼフソン回路中のインダクタを形成するに際して平面積
を小さく留めるためにも回路層の厚みを少なくとも大き
くは増さないで済み、上部構造の平面性を良好に保ち得
るようなインダクタ形成方法を提供するものである。

第２図は本発明の第一の実施例を示しており、構成した
回路は第１図（Ａ）に等価回路を示すものである。従っ
て、対応する構成子には第１図（Ａ）中に記した符号と
同一の符号を伺している。

一般にこの種のジョゼフソン回路においては、基板材質
はＳｉ等であるが、その厚みは全体の回路を物理的に支
えるために回路層の厚みに比せば相当に厚くなっていて
、多少の機械的な加工が施されてもその強度に問題は生
じない。本発明では先ずこの点に注目したことに一つの
特徴がある。

即ち、本発明のこの実施例では結果として信号線路２の
インダクタ９に磁気的に結合するインダクタ１０が各ジ
ョゼフソン接合素子８の下部電極間に亘る部分に変更に
なっている（第１図（Ａ）においては上部電極間に亘っ
ていた）が、先ず、基板に対して両ジョゼフソン接合素
子８の下部電極及びその間のインダクタｌＯを通常の蒸
着技術等により形成するに先立ち、基板１１の所定箇所
に、側面が望ましくはテーパ付けられた溝１６を形成す
る。

基板１１の厚みはこの溝の深さに比したら問題にならな
い程厚く、従ってその機械的強度は何等の犠牲にもなら
ない。

この溝部分１６を含む平面領域に対して通常の技術によ
り先に述べた両ジゴゼフソン接合素子８の下部電極及び
インダクタ１０形成用の適当な金属等の材料を蒸着する
と、当該溝１６の内側面及び底面に対して材料が連続状
に付着し、所要のインダクタ１０か形成される。このよ
うにして形成されたインダクタ１０の両側の各ジョゼフ
ソン接合素子８の下部電極に対する接続部分１５は、本
発明により意図的に形成した溝１６の内側面に沿って深
さ方楠に長さを持つ。そのため、この深さを設計的に設
定すれば、任意所要のインダクタンス値が当該インダク
タ１０に得られることになる。溝ＩＢの側面にテーパを
付けたのは、このインダクタ１０部分の蒸着形成の際の
部分１５における段切れを防ぐためである。但し、深さ
が余り深くなくとも必要なインダクタンス値が確保でき
る場合にはその必要のないこともあり、溝の側面は単に
切立った側面となっていても良い。また、インダクタ１
０を形成するための材料は、勿論任意の問題であるが、
超導電材判であっても良いし、唯単にインダクタのみを
形成すれば良い場合には常導電材料であっても良い。

このようにして所期のインダクタ１ｏを形成したならば
、既知の方法で良い適当な方法によって、インダクタ１
０部分の表面に形成された溝型部分を適当な材質の絶縁
部材で埋め、絶縁境部分１３を形成する。一方、各ジョ
ゼフソン接合素子８の下部電極の上にジョゼフソン接合
部としての障壁層を同様に公知の技術で形成し、その後
、各ジョゼフソン接合素子８の上部電極及びそれらの間
の接続線路１２を形成する。

これら全体を絶縁層１８にて埋め、最後にその上部に信
号線路２を形成すれば第１図（Ａ）に示す等価回路の構
成が得られる。尚、ジョゼフソン障壁層は一般に極めて
薄いため、図中においては単にいくらか太い線でこれを
表すに留めである。

このような構成にすれば、基板に対して回路装置全体の
厚みを増す方向にインダクタンス値を稼ぐ部分１４を設
けざるを得なかった従来の欠点が解消され、従って平面
的のみならず容積的乃至立体的なスペース・ファクタを
良好にし得ると共に。

上部構造を平担化できるため、信号線路２等の上部配線
部分を形成するに際してもその段切れ等を確実に防ぐこ
とができる。

然し、単に深さ方向にのみインダクタ１０部分のインダ
クタンス値をめると、溝１６の深さがかなり深くなって
、先に少し述べたように当該インダクタ１０部分を形成
するだめの金属等の材料に段切れを生じる場合が起こる
ことも考えられる。そのような恐れのある時には、第３
図示のように変更すれば良い。

即ち、本発明によって深さ方向の溝１Ｂを基板１１に形
成し、その内側面に沿ってインダクタ１０部分を形成す
ることは同じであるが、この回路１全体として、必要な
インダクタンス値を上部電極間を接続する線路１２にも
受け持たせるように、第２図に即して述べた深さ方向の
溝を埋める絶縁境部分１３の上部に、従来例に見られる
ような盛り上がった絶縁境部分１３′部分を併せ形成し
、上部電極間接続線路１２にも高さ方向に伸びる線路部
分１４を形成するようにして良いのである。

逆に言えば、既述したように、平面的な占有面積に対す
る要求に比せば、高さ方向のそれは成る程度までは許容
されるので、第２図に即して本発明を適用するに際して
も、尚一層、平面積を低減するために、若干の上方への
盛り上がりは許すように設計して、溝深さを浅く留める
ようにしても良いのである−０ 第２図及び第３図示の実施例は、第１図（Ｂ）に示す等
価回路の回路要素中のインダクタに就いても勿論適用で
きるこ−とは顕かだし、その他の能動回路要素中のイン
ダクタを始め、特には信号線路２．６等の各種の信号線
路乃至他のインダクタ部分と磁気的に結合する必要のな
い受動要素中のインダクタに就いても適用できること、
また顕かである。更に、将来的に見て、所謂三次元構造
が開発されるに従い、本発明を各層乃至各レベルとその
上下のレベルとの間に適用することもできる。その際、
例えば第２図においては平らになっている接続線路部分
１２を下向きに凹ませるように絶縁層部分１３を形成し
、その凹んだ部分に上層の溝を形成する基板相当の絶縁
層部分の下側部分が臨むようにすることもできる。即ち
、縦方向に各層のインダクタ部分を見ると若干、入れ子
のような形になっているようにすることもでき、そのよ
うにすれば平面積を低減させるだけでなく、高さ方向の
厚みもそれ程には増さないで済むようになる。

尚、上記した実施例ではインダクタをその表面に形成す
る部分は基板１１であったが、上に述べたことを考え併
せると、基層１１という表現をもって一般化できる。

以上詳記のように、本発明によればジョゼフソン回路中
におけるインダクタを小面積で、且つ高さ方向の突出部
分を小さく留めて形成できるため、高集積化や上部配線
層に関しての製品歩留まりの向上等の大きな効果を得る
ことができる。

【図面の簡単な説明】

第１図は従来のジョゼフソン回路要素中におけるインダ
クタの説明図、第２図及び第３図は末完図中、２，６は
信号線路、３はジョゼフソン・スイッチング・ループ、
７はジョゼフソン・メモリ・ループ、８はジョゼフソン
接合素子、９．１０はインダクタ、１１は基板、１３は
絶縁層部分、１４は高さ方向に伸びる線路部分、１５は
溝深さ方向に伸びる線路部分、１８は溝、である。

Claims (1)

1. 【特許請求の範囲】 ジョゼフソン回路において基層の表面にインダクタを形
   成する際の当該インダクタの形成方法であって、 上記基層のインダクタ形成予定部分に深さを持つ溝を形
   成し、線溝の内側面及び底面に沿って当該インダクタ形
   成材料を付着させ、もって線溝の内側面に沿って深さ方
   向に連続する線路部分を有するインダクタを形成するこ
   とを特徴とするジョセフソン回路におけるインダクタ形
   成方法。