JPS6032987B2 - 電界効果トランジスタに関する改良 - Google Patents

Description

【発明の詳細な説明】 本発明は、電界効果トランジスタＦＥＴに係り、特に、
マイクロ波周波数則ちギガヘルッで表わすのが便利であ
る周波数に於いて使用するためのＦＥＴに係る。

マイクロ波周波数で使用できるＦＥＴは良く知られてい
るが、多量のマイクロ波電力を取り扱うことのできるＦ
ＥＴを提供しようとする場合に問題が生じる。

ＦＥＴに於ける電極は一般にソース電極と、ドレィン電
極と、ソースとドレィンとの間の１つ或いはそれ以上の
ゲート電極とを形成する平行な金属ストリップの形式で
ある。より大きな電力を取り扱う能力を与えるためには
、同じ電流密度に対してより多くの電流をＦＥＴ装置に
通流できる様により長い電極が用いられ、装置をより大
きなものにする。然し乍ら、マイクロ波周波数に於いて
は、ＦＥＴ装置の大きさが含まれる波長に匹敵する程度
であり、従って装置の大きさを単に増すだけでは電力取
り扱い能力を増加できず、然も波長は周波数に左右され
るから装置の特性も周波数に左右されることになる。本
発明によれば、マイクロ波周波数で作動することができ
そして電極の少くともあるものが伝送線として働く様に
用いられる電界効果トランジスタが提供される。

本発明によるＦＥＴが増中器として用し、らるべき場合
には、入力信号が１端に於いてゲートとソース電極との
間に印加されそしてゲートとソース電極とにようて形成
された伝送線に沿って他端への伝搬する。

出力は上記他端に於いてソース電極とドレィン電極との
間から取り出される。増中器として使用する様意図され
たＦＥＴに於いては、ソース電極とドレィン電極とによ
って形成された伝送線が、ゲート電極とソース電極とに
よって形成された伝送線と実質的に同一に波速度を有す
るべきである。又、これらの伝送線は実質的に反射のな
い終端接続を有していなければならない。ゲート電極は
、実際のゲート効果を生じるためにソース電極とドレイ
ン電極との間に位置された細い作動ゲート部分と、該作
動ゲート部分からソース電極の反対側に位置され且つ長
さに沿って分布された複数個の接続体によって上記作動
ゲート部分に電気的接続されたゲート供給部分との２つ
の部分である。この様にしてゲート電極は全体としては
ソース及びドレィン電極に匹敵する大きさで作ることが
でき、これはゲート電極とソース電極とによって形成さ
れた伝送線が単位長さ当たり比較的低い抵抗値しか持た
ず且つ又ソース電極とドレィン電極とによって形成され
た伝送線に匹敵する特性を有するのが望ましく、然して
同時に上記作動ゲート部分が細いのでソース電極とドレ
ィン電極とを接近できる様にし、これは荷電キャリアに
対する走行時間を短くするという既知の効果を与えると
共に、ソース電極とドレィン電極とが伝送線を形成する
時には特別の効果を与える。これらの伝送線特性を変更
乃至は制御するため、電極にはそれらの長さに沿って周
期的に分布された側部アームが設けられてもよく、かく
して単位長さ当たりの容量値が増加される。側部アーム
の間隔及び長さは所望ならば分散を与える様なものであ
る。電極の単位長さ当りの容量値を更に増加するために
側部アームを高度にドープされた半導体の部分上に、オ
ーミック援触しない様に延ばしてもよい。側部アームは
高度にドープされた半導体と例えばショットキーバリア
接合を形成してもよい。このバリア層の中、従って容量
値はアームと高度にドープされた半導体との間の電圧に
左右されるので、電極の単位長さ当たりの容量値、従っ
て、伝送線特性は、制御可能なバイアス電圧によって制
御することができる。ショットキーバリア接合ではなく
て他の非導通接合、例えばｐ−ｎ接合は金属−絶縁体一
半導体接合を用いることができる。伝送線特性はソース
電極とドレィン電極との間のバイアス電圧にも左右され
、ＦＥＴが作られる半導体の空乏領域の大きさの変化に
も部分的に左右され、これは電極間の容量値に影響を及
ぼし、そして相互コンダクタンスの変化にも部分的に左
右される。

この相互コンダクタンスの影響は電極間に実質的な量の
結合がある場合に特に重要であり、相互コンダクタンス
がＦＥＴに沿った波伝搬の減衰率に影響を及ぼす時には
実際上１つの能動伝送線となる。相互コンダクタンスを
適当に選択する事により、減衰率を零に減少或いは負に
することができ、損失のない然も増中さえも伴った伝送
線遅延装置を与えることができる。本発明によるＦＥＴ
は、変調器の様な非リニアな装置として用いることがで
きる。

従って２つの入力信号をゲート電極に於いて重畳できる
。ＦＥＴの特性が非リニアであるからこの時には入力信
号の積を含んだ成分が出力信号に存在する。或いは又４
極ＦＥＴを形成する様に２つの別々のゲート電極を設け
てもよく、この場合には入力信号が２つのゲート電極に
個々に印加される。これらのゲート電極の伝送線速度が
異なる場合、又は１つのゲート電極を持つた３極ＦＥＴ
又は４極ＦＥＴのいずれかに於いて入力信号が互いに逆
の方向に伝搬する様に入力信号が印加される場合には、
２つの入力信号の合成体を含んだ成分が出力信号に存在
する。本発明によるＦＥＴは電極がマイクロストリップ
伝送線を形成する様に導電性の裏打ちを持った絶糸毅基
板上に構成されてもよい。

以下添付図面を参照して本発明のいくつかの実施例を例
として説明する。

第１図及び２図には既知の型式のＦＥＴの部分が示され
ている。

第１図は第２図の１−１線に沿った断面部分を示してい
る。絶縁基板１の上には半導体２，３，４の貼着体があ
る。ソース電極５は基板１の部分の上に横たわり且つ又
半導体部分２の上に横たわりそしてこの半導体部分２と
オーミツク接触をなしている。ドレィン電極６も同様に
基板１の部分の上に横たわり且つ又半導体部分３の上に
横たわりそして該部分３とオーミック接触をなしている
。ソース電極５及びドレィン電極６は接近して位置定め
られているが接触はしておらず、カバーされない半導体
の細いストＩＪップ４をこれら電極間に残してる。ゲー
ト電極７は、ストリップ４の中央に沿って延び、ソース
電極５とドレィン電極６との間でこれら電極とは接触せ
ずにストリップ４の上に横たわっている。このゲート電
極７は、ストリップ４とはオーミツク接触をなさず、該
ストリップ４とショットキーバリア接合を形成している
。半導体は、電子の移動度がホールの移動度に比べて大
きいので、マイクロ波の使用目的に対しては全て同一の
導電型であり、ｎ型であるのが好ましい。

ソース電極５及びドレィン電極６の下に横たわっている
部分２及び３は、ソース電極５及びドレイン電極６への
延長部として働く擬似金属性領域を形成するため高度に
ドーブされ、（ｎ十型）、装置の能力部分である弱くド
ープされたストＩＪップ４と良好に電気的接触する様に
される。電極５，６及び７には外部回路（図示せず）へ
接続するための各々の電気接続部８，９及び１０が設け
られている。ＦＥＴにおけるキャリア流の方向は、能動
領域を横切ってソースからドレィンへ直接に向う方向で
ある。従って、第１図においては、その方向は左から右
へ向う方向であり、第２図においては、その方向は、ス
トリップ４を横切って垂直に下方に向う方向である。第
１図及び２図に示されたもの以外の他の型式のＦＥＴも
知られており、本発明はマイクロ波周波数で作動できる
いかなる型式にも適用できる。

ストリップ４が装置の能動領域であるから、大電力取り
扱い能力が必要とされる場合には、これをできるだけ長
く作ることが所望される。然し乍らマイクロ波の使用目
的に於いては、装置の大きさをその作動周波数に於ける
電磁波の波長に匹敵する様にせずしてストリップ４を非
常に長く作る（これは不所望な共振作用を引き起こすこ
とがある）ことができず、且つ又ストリップ４の長さに
沿った色々な点に於ける電極５，６，７の信号には位相
差があるので、ストリップの或る部分は他の部分からの
作用を増大するのではなく打ち消してしまう作用を装置
の出力に生じる。従って、マイクロ波に用いるための従
来型ＦＥＴの作動長さを延長できる程度に対しては実際
上制約がある。第３図は本発明によるＦＥＴ平面図を示
している。この図及びこれ以降の平面図に於いては、基
板１とストリップ４の目に見える部分とが図示明瞭化の
ために削除されている。ソース電極５及びドレィン電極
６は細長いストリップの形態であり、そしてゲート電極
はソース電極とドレィン電極との間に存在する細い作動
ゲート部分７ｏと、ソース及びドレィン電極５，６に類
似した大きさを持ちそして多数のクロス接続部７ｃによ
って上記作動ゲート部分７ｏに接続されたゲート供給部
分７ｓとを有している。電極５，６及び７の各々は外部
回路（図示せず）へ接続するため各端に１つづつ２つの
接続部８ａ，８ｂ，９ａ，９ｂ，１０ａ，１ｏｂを有し
ている。ゲート電極の場合には接続部１０ａ及び１０ｂ
がゲート供給部分７ｓにある。ゲート供給部分７ｓとソ
ース電極５とが平行なストリップ伝送線として働く。

作動中入力信号は接続１０ａと８ａとの間に印加されそ
して適当な整合負荷が接続部１０ｂと８ｂとの間に接続
される。入力信号ソース電極５とゲート供給部分７ｓと
で形成された伝送線に沿って所定の速度Ｖで進む。入力
信号をＳ（ｔ）とすれば、装置沿って距離Ｘの点に於け
る信号はＳ（ｔ−き）である。この装置の単位長さ当た
りの増中度をＡとすれば、装置に沿って距離×に於ける
長さ６×の素子は ．ＡＳくｔ−き）６×を出力信号に
寄与し、これは装置に沿った距離Ｘに於いてソース電極
５とドレィン電極６との間に電流が流れる時‘こ現われ
る。

ソース電極５とトレイン電極６は平行なストリップ伝送
線を形成し、これはこの装置の基本的な形態に於いては
同一の波速度Ｖを有している。適当に整合された負荷が
接続部８ａと９ａとの間に接続されそして装置の出力は
接続部８ｂと９ｂとから取り出される。従って装置の各
素子は装置の長さをＬとすればＡＳくｔ−き−三；２）
６×白ＡＳ（ｔ−苧）６×を出旭号‘こ寄与し、瓜（ｔ
−三）を総合的に出力に寄与する。従つて、この装置は
増中器として働き、能動領域の全長がその適切な作用を
なす。

装置おこの長さいまその作動周波数に於ける電磁波の波
長に匹敵するか或いはそれよりも相当に大きいが、この
装置の色々な点間の位相差の影響は、信号のェレメント
がこの装置を通ってどの様な経路に流れようとこの信号
ヱレメントによって受ける全位相ずれが同一である様に
構成する事により害のない程度に減少される。

第３図に示された装置はフィル夕として使用することも
できる。

というのは、伝送線の端部が不整合負荷によって故意に
終端接続された場合に定常波が装置に確立されそして増
中度が周波数に左右される様になるからである。この装
置の共振周波数は終端接続負荷を変えることによって変
化することができ、そして装置の長さＬは所与の周波数
に対して適当である様に選択される。この装置が増中器
としてのみ使用されるべき場合には、整合された終端接
続負荷が装置自身に組み込まれそして薮続部１０ｂ及び
９ａは省略される。

第４図に於いては第３図のＶ−Ｖ線に沿った部分断面図
が装置の或る形態で示されており、クロス接続部７ｃが
ソース電極５からいかにして絶縁されるかが示されてい
る。

ソース電極５は、これに形成された絶縁層１１を有して
おりそしてこの絶縁層１１にクロス接続部７ｃが形成さ
れている。別の構成が第５図に示されており、この場合
はクロス接続部７ｃがソース電極５のギャップに形成さ
れている。この構成に於いては、ソース電極５とクロス
接続部７ｃとがソース電極５の下の半導体の部分２に直
接的に形成されているが、ソース電極５は、半導体部分
２と良好な電気的接触をなす様にされ、そして、クロス
接続部７ｃは非導通のショットキーバリア接合を形成す
る様になされる。この構成では、半導体の部分２はソー
ス電極５のつながりをギャップに形成する様に高度にド
ーブされる（例えばｎ＋型）必要がある。第６図は本装
置の基本的な形態に対する変形態様を示してる。電極１
２にはその長さに沿って周期的に離間された側部アーム
１３が設けられている。隣接した側部アーム間の間隔が
半波長或いはそれ以上の程度である様に側部アーム１３
が広く離間された場合には、それらの効果は、周波数に
左右される動作を装置に与えることである。然し乍らこ
れらの側部アームが接近して離間された場合にはそれら
の効果は電極１２の単位長さ当たりの容量を単に増加す
るだけであり、従って、電極１２が１部を形成するころ
の伝送線の特性を変更するだけである。側部アームによ
って与えられる容量の程度は、側部アーム１３が部分的
にオーバーレィするがオーミック接触はしないところの
高度にド−フ。された半導体物質１４の領域を設けるこ
とによって増加される。例えば、側部アーム１３は半導
体１４とでももつてショットキーバリア接合を形成して
もよい。電極１２と半導体１４との間のバイアス電圧を
変えることにより、ショットキーバリアの空乏層の中、
従って、それらの容量値を変えることができる。可らか
の好都合に設遣された電極１２に対してこの変更を適用
してもよい。第７図及び第８図には、本発明による４極
ＦＥＴが各々部分平面図及び断面図で示されている。

ここでは２つのゲート電極があり、その各々の細い作動
ゲート電極部分７１ｏ及び７２ｏは接近して互いに平行
にソース電極５とドレィン電極６との間に横たわってい
る。ゲート電極は各々のゲート供給部分７１ｓ及び７２
ｓをも有しており、これらのゲート供給部分は、各々ソ
−ス電極５及びドレィン電極６に隣接して横たわってお
り、クロス接続部７１ｃ及び７２ｃによって各々の作動
ゲート部分７１ｏ及び７２ｏに接続されている。第８図
に於いては、絶縁基板１に対する導電性の裏打ち１５が
あり、電極５，６，７１ｓ及び７２ｓが、互いに平行な
ストリップ伝送線を形成するのではなくて導電性愛打ち
１５とでもつてマイクロストリップ伝送線を形成してい
るという事が明らかであろう。これは本発明のより複雑
な形態のレイアウトを簡単化する。というのは、平行な
ストリップ伝送線を形成するために電極を接近して配置
する必要がもはやないからである。 ．・本発明による
この４極ＦＥＴは例えば信号の畳込み合成を形成するた
めの非リニアな装置として使用することができる。例え
ば、信号Ｓ，（ｔ）が左端の１つのゲート電極７１ｓに
印加されそして信号Ｓ２（ｔ）が右端の他方のゲート電
極７２ｓに印加され、そして右端のドレィン電極６から
出力が取り出されるものとする。更に、ゲート７１及び
７２並びにドレィン電極６の波速度が各々Ｖ，，Ｖ２及
びＶｄであるとする。この場合のゲート７１上の点Ｘに
於ける信号は、Ｓ・（ｔ−Ｖ斧） でありそしてゲート７２上の点Ｘに於ける信号はＳ２（
ｔ−三守〉である。

装置の本来的な非リニア性により、入力信号の積による
成分が出力信号にある。

×に於ける長さ８×の素子からこの成分に与える効果は
、Ａ６ＸＳ．（ｔ−舎）‐Ｓ２（ｔ−（三弓三）であり
、これはＸ（しＸ）・ｓ２（ｔ−』凶−（竿孝） Ａ６ＸＳ，（ｔ−▽ ｖｄ Ｖ２＝Ａ６ＸＳ
．・〔ｔ−Ｘ寸大）−亮〕・Ｓ２〔ｔ＋Ｘ（寺十三）−
Ｌ（三十もとして出力に現われ、従って出力に於けるこ
の成分に対しては総合的にＡ′５Ｓ，（ｔ−ｄ，−ｋ，
Ｘ），Ｓ２（ｔ‐も十ｋ２Ｘ）似となり・ここでｄ・及
び帆一定の遅延各々亮及肌（寸亮）を表わしそしてｋ・
及びｋ２‘まｋ．寸夫ｋ２＝ウテｄ によって与えられる。

この一定遅延ｄ．及びｄ２は別のそして相補的な遅延を
入力信号の１方に与えることによって補償することがで
きる。係数ｋ，及びｋ２は波速度Ｖ，，Ｖ２及びＶｄに
左右され、それらの値は電極の適当な構成により且つ第
６図に示された変形態様を用いることにより成る範囲に
指定することができる。上記した実施例及び応用例は属
するすべてのものを表わし尽す様に意図したものではな
く、ＦＥＴ及びマイクロ波分野の当業者にとっては多数
の変更や修正が今や明らかであろう。

例えば、伝搬特性を変更するためにいずれかの電極に沿
って周期的に接続されたバラクタダィオードの如き個別
成分を含むことができよう。又、同じ端部或いは両端部
のいずれかに於いて２つ或いはそれ以上の信号を１つの
ゲート電極に印加し、本装置を基本的に３極にしたもの
をミクサや相関付け装置や４極にしたものとして用いる
ことができる。添付図面は正確なスケールではなくそし
て特にゲート電極の作動部分の中及び活性領域の中が図
示明瞭化のために誇張されているという事がＦＥＴ分野
の当業者にとって明らかであろう。

【図面の簡単な説明】

第１図及び第２図は既知の型式のＦＥＴの構造体の各々
断面図及び平面図、第３図は本発明によるＦＥＴの電極
形態を示す平面図、第４図及び第５図は第３図のＦＥＴ
の２つの別の形態の詳細断面図、第６図は本発明のＦＥ
Ｔに適用できる変形態様を示す平面図、第７図は本発明
による４極ＦＥＴの電極の１部を示す平面図、及び、第
８図は第７図のＦＥＴの部分断面図である。 １・・・・・・絶縁基板、２・・…・半導体の部分、５
・・・・・・ソース電極、６・・…・ドレィン電極、７
・・・・・・ゲート電極、７ｏ・…・・作動ゲート部分
、７ｓ・・・・・・ゲート供給部分、７ｃ・・・・・・
クロス接続部、１１・・・・・・絶縁層、１３・・・・
・・側部アーム。 ＦＩＧ．１． 「ＩＧ．２ ＦＩＧ．３ ＦＩＧ．４． ＦＩＧ．５ ＦＩＧ．６． ＦＩＧ・フ Ｆ俺，８．

Claims (1)

1. 【特許請求の範囲】 １ ソース電極と、ドレイン電極と、少なくとも１つの
   ゲート電極と、前記ソース電極と前記ドレイン電極との
   間の能動領域とを有し、マイクロ波周波数で作動するこ
   とのできる電界効果トランジスタにおいて、前記電極の
   うちの少くともあるものはマイクロ波信号の波長に比較
   して相当な長さで且つ前記能動領域におけるキヤリア流
   の方向を横切る方向に延長した伝送線であり、使用時に
   おいては、前記伝送線電極における信号の位相は、キヤ
   リア流の方向を横切る方向において前記能動領域に沿う
   距離につれて連続的に変化することを特徴とする電界効
   果トランジスタ。 ２ 前記伝線電極は、前記ソース電極と前記ドレイン電
   極との間に位置した実際のゲート効果を生じるための細
   長い狭い作動ゲート部分７ｏと、前記ソース電極及び前
   記ドレイン電極の外に位置し且つ長さ方向に沿つて分布
   された複数の接続体７ｃによつて前記細長い作動ゲート
   部分に電気的に接続された細長いゲート供給部分７ｓと
   を備えたゲート電極を含むような特許請求の範囲第１項
   記載の電界効果トランジスタ。 ３ 前記ゲート供給部分７ｓは、前記ソース電極に隣接
   して位置され、前記ソース電極とでもつて平行なストリ
   ツプ伝送線を形成しており、前記ソース電極と前記ドレ
   イン電極とは一緒になつて平行なストリツプ伝送線を形
   成している特許請求の範囲第２項記載の電界効果トラン
   ジスタ。 ４ 前記伝送線がマイクロストリツプ伝送線となるよう
   に導電性裏打ち１５を有する絶縁基板１上に形成されて
   いる特許請求の範囲第１項又は第２項記載の電界効果ト
   ランジスタ。 ５ 前記伝送線の伝送線速度が等しい特許請求の範囲第
   １項から第４項のうちのいずれかに記載の電界効果トラ
   ンジスタ。 ６ 前記伝送線電極の少くとも１つは、その長さ方向を
   横切る方向に延長し且つその電極の長さ方向に沿つて周
   期的に分布された側部アーム１３を有している特許請求
   の範囲第１項から第５項のうちのいずれかに記載の電界
   効果トランジスタ。 ７ 前記側部アームは、トランジスタの高度にドープさ
   れた半導体物質１４の部分上に延長しているが該部分と
   は電気的にオーミツク接触していない特許請求の範囲第
   ６項記載の電界効果トランジスタ。