JPS6033468Y2 - デイジタル信号の入力回路 - Google Patents
デイジタル信号の入力回路Info
- Publication number
- JPS6033468Y2 JPS6033468Y2 JP5228284U JP5228284U JPS6033468Y2 JP S6033468 Y2 JPS6033468 Y2 JP S6033468Y2 JP 5228284 U JP5228284 U JP 5228284U JP 5228284 U JP5228284 U JP 5228284U JP S6033468 Y2 JPS6033468 Y2 JP S6033468Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- code
- digital signal
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
Description
【考案の詳細な説明】
この考案は、電子計算機等の中央演算装置（以下ＣＰＵ
と略称）に接続され、アナログディジタル変換器等から
のディジタル信号を読込む為の入力回路に関するもので
ある。
と略称）に接続され、アナログディジタル変換器等から
のディジタル信号を読込む為の入力回路に関するもので
ある。
従来この種の装置として第１図に示すものがあった。
図において、１はアナログディジタル変換器（以下Ａ／
Ｄ変換器と略称）、２はＡ／Ｄ変換器１からの信号を受
信する受信回路、３は電子計算機等のＣＰＵである。
Ｄ変換器と略称）、２はＡ／Ｄ変換器１からの信号を受
信する受信回路、３は電子計算機等のＣＰＵである。
このような構成において、Ａ／Ｄ変換器１からの信号は
受信回路２に入力され、必要に応じて絶縁又はレベル変
換され、その信号は常にＣＰＵ ３に送り込まれ、ＣＰ
Ｕ３は必要に応じてその信号を取り込むという動作をす
る。
受信回路２に入力され、必要に応じて絶縁又はレベル変
換され、その信号は常にＣＰＵ ３に送り込まれ、ＣＰ
Ｕ３は必要に応じてその信号を取り込むという動作をす
る。
しかるに、この従来装置は上記説明から明らかなように
、Ａ／Ｄ変換器１からの信号をそのままＣＰＵ ３は読
込むのであいまいさが生じる。
、Ａ／Ｄ変換器１からの信号をそのままＣＰＵ ３は読
込むのであいまいさが生じる。
すなわち、Ａ／Ｄ変換器１からの信号が、あるカウント
値から次のカウント値に移る時に信号を読込むと、誤ま
った信号を読込むという危険がある為、信号の変化時に
は読込み不可とする必要があるという欠点があった。
値から次のカウント値に移る時に信号を読込むと、誤ま
った信号を読込むという危険がある為、信号の変化時に
は読込み不可とする必要があるという欠点があった。
又、この欠点をさける為はＡ／Ｄ変換器１からの信号に
単一距離符号（信号の変化時にも必ず１ビツトしか変化
しない為、たかだか１カウントしか誤差を生じない。
単一距離符号（信号の変化時にも必ず１ビツトしか変化
しない為、たかだか１カウントしか誤差を生じない。
）を適用すると、上記欠点は解消されるが、ＣＰＵ ３
内部で符号変換を行なう為のソフトウェアが必要となる
という欠点があった。
内部で符号変換を行なう為のソフトウェアが必要となる
という欠点があった。
この考案は、Ａ／Ｄ変換器などからのディジタル信号を
記憶する記憶回路及び符号変換回路を相客することによ
り、上記欠点を解消することを目的としたものである。
記憶する記憶回路及び符号変換回路を相客することによ
り、上記欠点を解消することを目的としたものである。
以下、この考案の一実施例を図について説明する。
第２図において、１〜３は従来装置と全く同じものであ
り、４は受信回路２からの信号を記憶する記憶装置（以
下メモリと略称）、５はＡ／Ｄ変換器１からのディジタ
ル信号を純２進コードに符号変換する符号変換回路であ
る。
り、４は受信回路２からの信号を記憶する記憶装置（以
下メモリと略称）、５はＡ／Ｄ変換器１からのディジタ
ル信号を純２進コードに符号変換する符号変換回路であ
る。
次にこの考案の動作について説明する。
Ａ／Ｄ変換器１からの信号は受信回路２に入力され、必
要に応じて絶縁又はレベル変換されメモリ４に送られる
。
要に応じて絶縁又はレベル変換されメモリ４に送られる
。
メモリ４はＣＰＵ ３からの読込み信号のタイミングで
上記信号を記憶し、この記憶された信号は符号変換回路
５により符号変換されＣＰＵ ３に送り込まれる。
上記信号を記憶し、この記憶された信号は符号変換回路
５により符号変換されＣＰＵ ３に送り込まれる。
すなわち、ｃｐｕ３の読出し時点の信号がＣＰＵ ３に
送られており、次にＣＰＵ ３が読出す時まで保持され
ているので、ＣＰＵの読出し中に信号が変化することは
なくなり、従って、ＣＰＵ ３は正確に信号を読込むこ
とが可能である。
送られており、次にＣＰＵ ３が読出す時まで保持され
ているので、ＣＰＵの読出し中に信号が変化することは
なくなり、従って、ＣＰＵ ３は正確に信号を読込むこ
とが可能である。
又、ここで、Ａ／Ｄ変換器１の信号に単一距離符号（例
えばグレーコード）を適用すれば、いついかなる時にＣ
ＰＵ３が読出しを行なってもメモリ４に記憶される信号
はたかだかｌカウントの誤差を生じるだけであり、その
うえ符号変換回路５により信号を純２進コードに変換す
るのでＣＰＵ ３は入力信号をそのまま演算に使用でき
る。
えばグレーコード）を適用すれば、いついかなる時にＣ
ＰＵ３が読出しを行なってもメモリ４に記憶される信号
はたかだかｌカウントの誤差を生じるだけであり、その
うえ符号変換回路５により信号を純２進コードに変換す
るのでＣＰＵ ３は入力信号をそのまま演算に使用でき
る。
また、上記実施例ではアナログディジタル変換器の入力
回路の場合について説明したが、他のディジタル信号の
入力回路に応用し得ることはいうまでもない。
回路の場合について説明したが、他のディジタル信号の
入力回路に応用し得ることはいうまでもない。
以上のように、この考案によれば、記憶回路及び符号変
換回路を付加したので、いついかなる時にも読込みが可
能であり、又あいまいさのない正確な信号を読込むこと
が可能である。
換回路を付加したので、いついかなる時にも読込みが可
能であり、又あいまいさのない正確な信号を読込むこと
が可能である。
そのうえ符号変換回路により信号を純２進コードに変換
するので中央演算装置は入力信号をそのまま演算に使用
できる。
するので中央演算装置は入力信号をそのまま演算に使用
できる。
従って符号変換を行なうソフトウェアの必要がないため
、中央演算装置の演算時間が犠牲になることがないとい
う効果がある。
、中央演算装置の演算時間が犠牲になることがないとい
う効果がある。
第１図は従来のＡ／Ｄ変換器入力回路を示すブロック図
、第２図はこの考案の一実施例を示すブロック図である
。 図において、１はアナログディジタル変換器、２は受信
回路、３は中央演算装置、４は記憶回路、５は符号変換
回路である。 なお、図中、同一符号は同一、又は相当部分を示す。
、第２図はこの考案の一実施例を示すブロック図である
。 図において、１はアナログディジタル変換器、２は受信
回路、３は中央演算装置、４は記憶回路、５は符号変換
回路である。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (2)
- （１）外部から力される信号の時間的変化する時点が保
証されないディジタル信号の入力回路において、単一距
離符号（グレーコード）のディジタル信号を受信する受
信回路と、この受信回路で受信した信号を記憶する記憶
回路と、この記憶回路で記憶した信号を純２進コードに
符号変換する符号変換回路とを備え、上記記憶回路は中
央演算装置からの読込み信号のタイミングで受信した入
力ディジタル信号を記憶すると共に記憶された上記ディ
ジタル信号は上記符号変換回路において純２進コードに
符号変換された信号を中央演算装置に入力するようにし
たことを特徴とするディジタル信号の入力回路。 - （２）受信回路はアナログディジタル変換器からの単一
距離符号（グレーコード）のディジタル信号を受信する
ようにしたことを特徴とする実用新案登録請求の範囲第
（１）項記載のディジタル信号の入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5228284U JPS6033468Y2 (ja) | 1984-04-09 | 1984-04-09 | デイジタル信号の入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5228284U JPS6033468Y2 (ja) | 1984-04-09 | 1984-04-09 | デイジタル信号の入力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59178737U JPS59178737U (ja) | 1984-11-29 |
| JPS6033468Y2 true JPS6033468Y2 (ja) | 1985-10-05 |
Family
ID=30182647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5228284U Expired JPS6033468Y2 (ja) | 1984-04-09 | 1984-04-09 | デイジタル信号の入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6033468Y2 (ja) |
-
1984
- 1984-04-09 JP JP5228284U patent/JPS6033468Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59178737U (ja) | 1984-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6159913A (ja) | Ａｄ変換回路 | |
| JPS6033468Y2 (ja) | デイジタル信号の入力回路 | |
| JPS57143799A (en) | Storage device | |
| JPH0426563B2 (ja) | ||
| JPH02104024A (ja) | 逐次比較型アナログ・デジタル変換器 | |
| JPS6310447B2 (ja) | ||
| JPH01212921A (ja) | Ａ／ｄ変換回路 | |
| KR930000961Y1 (ko) | 비교기를 이용한 실시간 a/f 인터페이스 회로 | |
| JPS6314497Y2 (ja) | ||
| SU1179318A1 (ru) | Устройство дл округлени числа | |
| JPH0896512A (ja) | Ｃｄプレーヤ | |
| SU1273945A2 (ru) | Устройство дл вычислени скольз щего среднего | |
| JPS6161060A (ja) | 二相パルス方向性判別回路 | |
| SU1589078A1 (ru) | Устройство дл измерени температуры | |
| SU1383505A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный код угловых единиц | |
| KR950008484B1 (ko) | 아날로그 디지탈 컨버터 | |
| SU1179319A1 (ru) | Устройство дл фиксации переполнени сдвигател | |
| SU995086A1 (ru) | Устройство дл сравнени чисел | |
| JPH0535362A (ja) | タイマカウンタ回路 | |
| JPS61151748A (ja) | 誤り訂正回路 | |
| JPS58146081A (ja) | メモリ入出力回路 | |
| JPH0113247B2 (ja) | ||
| JPS61210427A (ja) | 変換回路 | |
| JPH0528283A (ja) | サンプリングデータの記憶方法 | |
| JPS59130144U (ja) | パリテイ・チエツク回路 |