JPS6033604A

JPS6033604A - 出力制御装置

Info

Publication number: JPS6033604A
Application number: JP14291583A
Authority: JP
Inventors: Koichi Kariya; 幸一假屋; Yukio Maehashi; 幸男前橋; Mineo Akashi; 明石　峰雄
Original assignee: NEC Corp; Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1983-08-04
Filing date: 1983-08-04
Publication date: 1985-02-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の属する技術分野〕本発明は出力制御装置に関し、特にステッピングモータ
制御のように、ストアードプログラム制御のもとに、所
定の時間間隔で出力ボートへのデータ出力全制御する出
力制御装置に関する。

〔技術環境〕

ステッピングモータ（以下、ステップモータという。）
とは、モータの回転が、ステップ状に動くモータであり
、回路に与えるノ（ルス数により回転角が制御できるモ
ータである。このモータ制御は、当初シフトレジスタ等
の個別回路を組み合せた駆動回路によシ駆動パターン発
生を制御していたが、近年、マイクロコンピュータ等の
プログラム制御によシ駆動信号の発生、駆動時間間隔を
制御するところのソフトウェア制御が主流となっている
。

ソフトウェア制御によ）前記ステップモータ金制御する
場合、このマイクロコンピュータは所’Ｒの時間毎に前
記ステップモータに駆動のためのデータ（以下、データ
という。）を送出し、前記ステップモータを正常動作さ
せなければならない。

ソフトウェア制御にはステップモータ駆動のための信号
全発生する処理と２次のステップモータ駆動までの時間
待ちする処理とがあシ、前者の処理時間に対する比重よ
勺も後者の処理時間に対する比重が大きい。

従来、前記後者の時間待ちの処理時間を、キーボードか
らモータの位置指定情報を取込むなど。

ステップそ一夕駆動に直接関係しないデータ処理に向け
て実行していたが、このデータ処理がステップモータ駆
動により時Ｃ４制約金受けていたので、モータ駆動処理
と他のデータ処理との時間配分金計算して処理ルーテン
を分割するなど、プログラム作成が困難であるという問
題点かあつに０〔従来技術〕従来、この種のステップモータの制ａ１は、マイクロコ
ンピュータと、ステップモータと、このステップモータ
の駆動のための増幅回路とから構成され、マイクロコン
ピュータに足まったステップモータ制御のプログラムを
実行させることにより行なわれてい′ｆｃ。

以下、図面を参照して説明する。

第１図は従来のソフトウェア制御のステップモータ駆動
装置の要部を示すブロック図である。

第１図中、１はソフトウェア制御でステップモータ全駆
動するデータ処理装置、２は６ｊ制御プログラムが格納
されているメモリ（以下、メモリという。）、３は外部
にステップモータの駆動データ全出力する出力ポート、
４はクロソクジエネンータ及び制御回路を含んだ中央処
理装置（以下、ＣＰＵという。）、５はデータ処理装置
ｌによって制御されるステップモータを示す。ステップ
モータ５は駆動のための増幅回路も含んでいる。第１図
中６〜１０はデータ転送線を示し、その矢印はデータ転
送の方向を示してｂる。データ転送線６は処理データ及
びメモリのアトＶス指定情報を転送する内部データ転送
線、メモリ２．出力ポート３、ＣＰＵ４の回路はそれぞ
れデータ転送線８゜９、ｌＯを介してデータ転送線６に
接続されている。データ転送線７は出力ポート３から外
部のステップモータ５へのモータ駆動信号出力線である
。

従来のステップモータの７ｆｆｌＪ　御では、第１図中
、メモリ２に格納されたプログラムに従い、ＣＰＵ４で
ステップモータ制御と実処理のための演算、比較９判断
を行ない、出力ボート３ヘステツプモータ駆動データ全
出力し、ステップモータ５の制御全行なっている。

説明例として、２相励磁法［，１：る４相ステツプモー
タ金取上げる。２相励磁法は、前記ステップモータの巻
線のうち２個の巻線全同時に励磁（巻線に電流を流すこ
と。）Ｌ！、各巻線に発生した磁界ベクトルの和を回転
させる方法で、停止位置は２個の巻線の中間である。

第２図はこの２相励磁法による駆動（ｏ号金説すＪする
ためのタイムチャートで、４相ステツプモータの各巻線
Ａ、Ｄに対する信号の波形全示し、ステップモータ５の
駆動時間信号ＣＬＫに同期してデータ処理装置１からの
駆動信号Ａ、　Ｂ、　Ｃ，Ｄをステップモータ５の所定
周Ｊｖ］Ｔｓｔｅｐ　毎に出力ポート３から出力して、
ステップモータの岨制御金する。

第３図は従来のソフトウェア制御によるステップモータ
駆動を説明するためのプログ２ムの流れ図である。

シーケンス■はステップモータ５を初期設定位、置へも
どすための処理で、シースケンス■によって回転方向と
ステップ数を設定し、シーケンス■で定時間毎のデータ
出力のための空き時間調整全行ない、シーケンス■でス
テップモータ５の駆動制御の動作を終了するかの判定を
し、シーケンス■でステップモータの回転方向を判別し
、シーケンス■、シーケンス■で各々左回転、右回転に
対応するモータ駆動パターン情報全発生し、シーケンス
ので前記パターンを出力ボート３へ出力してステップモ
ータ５を駆動させる。シーケンス■でステップ数をディ
クリメント（−１）し、シーケンス■でステップ数が零
であるかを判定して所定のステップ数のモータ駆動処理
したか判別する。

シーケンス■でステップ数が零でない、すなわち所定ス
テップ数モータ駆動がされていない場合に、シーケンス
［相］で時間待ちを行ないシーケンス■へ処理が移行す
る。シーケンス■でステップ数が零、すなわち所定のス
テップ数終了の場合、シーケンス■に処理が移行して動
作方向とステップ数の再設定を行ない、以降のステップ
を実行する。

第３図の流れ図のプログラムでは、ステップモータ５の
駆動信号発生の処理はシーケンス■〜■で行われ、その
処理時間は３０マイクロ秒／ｌステップ動作であるが、
実際のステップモータが４０００パルス／秒の高速運転
をした場合であっても全体では２５０マイクロ秒／ｌス
テップ動作でアシ、第３図の流れ図中の待ち時間（プロ
グラムクーケンス［相］の処理）は、前記制御に必要な
時間の約７倍となっており無視できない。

このため従来は、プログラム制御のデータ処理装置を■
効に活用するため、前記待ち時間発生に、ステップモー
タ駆動以外の処理、例えばキーボードからのモータ駆動
の指示情報を取ｌ込むなどに割シ当てる方法が取られて
いた。

第４図は上記の待ち時間のデータ処理についての処理行
程を模式化して示したもので、プログラム制御によるデ
ータ処理装置により、ステップモータを制御する場合の
処理順序全ブロック構成で示している。第４図中Ｔｌ、
Ｔ２．Ｔ３はステップモータの〜ｈ周朗侍骨を示し、第
２図のタイムチャートにおいてＴｓ　ｔｅｐ　として示
したものに対応し、添字が経過時間を示している。ａ　
ｉ　ａ　５ｔａ３の各部分はステップモータ駆動の時間
間隔を調整するための待ち時間処理を示し、　ｂｔ、　
ｂ２．　ｂａの各部分はステップモータ駆動以外のデー
タ処理を示し＊　Ｃ１，’２．　Ｃ３の各部分はステッ
プモータ駆動の几めのデータ出力処理を示している。

８ｉ！４図中、モータ駆動データ出力処理ＣＩ　Ｃ２ｃ
３は一定時間で処理が実行されるが、モータ駆動以外の
処理ｂ１　ｂ２　ｂａの場合はプログラム内存によ多処
理時間が変わるため、待ち時間処理ａ１．　Ｃ２，Ｃ３
により時間間隔を調整して、所定の、％区Ｍ期Ｔｉ、Ｔ
２．Ｔ３でモータ駆動信号が変化するようにしている。

従って、ソフトウェア制御によるステップモータ駆動の
場合、ステップモータ動作の各ステップが一定周期にな
る様ａ１〜ａ３．ｂ工〜ｂ３．ｃ工〜Ｃ３の各部分の処
理時間を事前に算出して、その総和が、所定の値となる
ようにプログラム全組む必要がある。

ここで、ステップモータ駆動では起動、停止時に、モー
タの機械的な慣性に関連して、回転速度すなわちステッ
プ時間を変化させる制御が必要である。従って、第４図
中の、駆動側Ｊ’ｌｌ蒔剥冊縛Ｔ１〜Ｔ３は変化し１時
間調整のための待ち時間処理ａ１〜ａ３と、ステップモ
ー−駆動以外のデータ処理ｂ１〜ｂ３に割シ当てられる
時間が変化することになシ、処理時間を算出してのプロ
グラム作成か゛よシ複雑となる。更に、待ち時間調整処
理ａ１〜ａ３がない場合を仮定しても、ステップモータ
駆動以外のデータ処理ｂ１〜ｂ３とボート出力処理０１
〜Ｃ３の処理時間の和により、ステップモータ駆動周期
骨外Ｔ　１〜Ｔ３が決定され、モータ回転数の上限がＦ
ｆｆｌＪ限されるので、より高速な動作を必要とするス
テップモ〜りに対しては、ステップモータ以外のデータ
処理ｂ１〜ｂａｅ１、更に訓かく分割してプログラムを
作成しなければならないので、非常に面倒となる。

以上、述べた様に、データ処理装置によるステップモー
タ駆動のソフトウェア制御では、プログラム作成にあた
シ、非常に負担が大きいという問題点がある。

〔発明の目的〕

本発明の目的は、上記問題点を解消することによシ、デ
ータ処理装置のプログラム作成を容易にするところの、
出力制御装置を提供することにある。

〔発明の構成〕

本第１発明の出力制御装置は、データ処理装置によル設
定された基準時間情報に基づいて所定の時間経過時に基
準時間信号全発生して前記データ処理装置から出力され
る情報のタイミング全制御する時間間隔制御手段と、前
記データ処理装置からの前記基準時間情報に合せて出力
すべき出力情報全記憶し前記時間間隔制御手段から発生
される前記基準時間信号に同期して記憶した前記出力情
報を出力する同期化出力手段と金含むことから構成され
る。

本第２発明の出力制御装置は、データ処理装置によシ設
定されｔ基準時間情報に基づいて所定の時間経過時に基
準時間信号を発生して前記データ処理装置から出力され
る情報のタイミング全制御する時間間隔制御手段と、前
記データ処理装置からの前記基準時間情報に合せて出力
すべき出力情報を記憶し前記時間間隔制御手段から発生
される前記基準時間信号に同期して記憶した前記出力情
報を出力する同期化出力手段と前記時間間隔制御手段及
び前記同期化出力手段の動作状態全検知し該検知した情
報を前記データ処理装置へ伝達する状態検知手段とを含
むことから構成される。

〔実施例の説明〕

以下、本発明の実施例について図面を参照して説明する
。

第５図は本第１発明の一実施例を用いたデータ処理装置
の要部を示すブロック図である。

第５図中％　１２はメモリ、１３は出刃ボート。

１４はＣＰＵ、１５はステップモータ、１６は時間間隔
制御手段、１７は同期化出力手段、１８〜２４はデータ
転送線、２５は時間間隔制御信号である。すなわち、本
実施例を用いたデータ処理装置１１は、第１図に示した
従来例の回路に対して、時間間隔制御手段１６と同期化
出力手段１７とが付加されることで構成される。

時間間隔制御手段１６は、出力ボート１３ヘデータ出力
する時間間隔を設定し、設定した時間になると時間間隔
制御信号２５を発生し、同期化出力手段１７は、出力ポ
ート１３への出力データを保持しておき、時間間隔制御
手段１６から送られた時間間隔制御信号２５に同期して
保持しているデータ全出力する。データ転送線２１はデ
ータ転送縁１８よ勺時間間隔制御手段１６へステップモ
ータ駆動のための指定情報全伝達し、データ転送縁２２
はデータ転送線１８よシ同期化出力手段１７へ、田カポ
−）１３へ出力するデータを転送し、データ転送線２３
は、同期化出力手段１７より出力ポート１３へ出力すべ
き駆動データ全転送する。

時間間隔制御手段１６はデータ転送線１８゜２１全介し
て転送される時間間隔指定情報全記憶し、前記指定情報
に対応する時間毎に、同期化出力手段１７を制御するた
めの時間間隔制御信号２５を発生し、同期化出力手段１
７・＼送出する。

同期化出力手段１７はデータ転送諜２２會介して転送さ
れる出力すべきデータ金記憶し、時間間隔制御信号２５
が発生するとき、記憶データをデータ転送線２３全介し
て出力ポート１３へ送り、データ転送線２４ｆｔ介して
、ステップモータ１５’ｌ？枢動する。

第６図は本実施例の時間間隔制御手段１６及び同期化出
力手段１７の詳細を示すブロック図である。

時間間隔制御手段１６は、ステップモータ駆動の時間間
隔データを格納するためのりロードレジスタ２６．リロ
ードレジスタ２６から送られてきたデータが格納されデ
ィクリメント（−１）されるダウンカウンタ２７．ダウ
ンカウンタ２７のリロード金制御するりロード許可回路
２８から構成される。なお、３１はデータ転送線２１へ
送られて来たデータをリロードＶジスメ２６へ格納させ
るための書込ｔ＋ｉｌ制御信号、３２はリロードＶジス
タ２６に格納されているデータを、ダウンカウンタ２７
へ送るためのデータ転送線、３３はダウンカウンタ２７
からのボロー発生時に出力されるダウンカウンタ出力信
号、３４はダウンカウンタ２７のダウンカウント全スタ
ートさせるためのダウンカウントスタート信号である。

リロード許可回路２８は、ダウンカウンタ出力信号３３
とダウンカウント信号３４のいずれかの信号で、リロー
ドレジスタ２６のデータをダウンカウンタ２７へのりロ
ード許可及び第２のラッチ３０へのデータ書込みの制御
信号３７を発生する。

同期化出力手段１７は、データ転送線１８からのデータ
を保持するための第１のラッチ２９及び第１ラツテ２９
から送られて来たデータを保持し。

リロード許可回路２８からの制御信号３７により、デー
タをデータ転送線２４を介して出力ポート１３に出力す
るための第２のランチ３０から構成される。なお、３５
はデータ転送線１８．２３を介して第１のラッチ２９へ
転送されるステップモータ駆動データを格納させるため
の書込制御信号、３６は箒１のラッチ２９のデータを、
第２のう７チ３０へ転送するデータ転送線である。

次に、本実施例の動作について説明する。

ＣＰＵからデータ転送線１８．２１ｉ介して。

リロードレジスタ２６へ駆動ステップ間隔データが転送
され、書込制御信号３１が発生するとき書込まれる。リ
ロードレジスタ２６へ書込まれた駆動ステップ間隔デー
タは、リロード許町回路２８において、ダウンカウント
スタート信号３４．またはダウンカウンタ２７のボロー
発生でのダウンカウンタ出力信号３３により、制御信号
３７が発生されるとき、ダウンカウンタ２７へ格納され
る。

ダウンカウンタ２７は格納された駆動ステップ間＠／−
夕を基にディクリメントのカウント動作を実行し、カウ
ンタ値が零になシボローが発生するとき制御信号３７を
出力する。これによシリロードレジスタ２６に書込んだ
値に対応する時間毎に、制御信号３７が出力されること
になる。

ＣＰＵはデータ転送線１８．２３を介して、第１のラッ
チ２９へ出力すべきモータ駆動データ全転送して書込制
御信号３５を発生して、モータ駆動データを書込む、そ
してダウンカウンタ２７のダウンカウントスタート信号
３４またはボローによるダウンカウンタ出力信号３３が
発生するとき、第１のラッチ２９に記憶される駆動デー
タが、第２のラッチ３０に転送される。第２のラッチ３
０のモータ駆動データは、データ転送線２４を介して出
力ポート１３へ送出される。すなわち、リロードレジス
タ２６により制御される時間信号に同期して、出力ポー
ト１３に出力されるデータが変化することになる。

以上述べた様に、ＣＰＵはステップモータ駆動のパター
ン情報を第１のラッチ２９に設定し、ステップモータの
時間間隔をリロードレジスタ２６に設定するだけで、所
定の時間経過時に自動的に前記パターン情報が出カポ−
）１３へ出力され。

さらに時間間隔が更新されるため、ステップモータ駆動
のプログラム処理は、この時間内の任意の時間に実行で
きる。

従って、データ処理装置のプログラム構成に対する時間
的制約が軽減され、従来の装置で必要とされた時間間隔
全微調するための待ち時間処理が不要となる効果が得ら
れる。

プログラムの処理行程を模式化して示したもので、Ｔ１
〜Ｔ３は第２図で示したものと同じであり。

ｅ０〜ｅ３は各々モータ駆動のためのデータを設定する
ための処理を示しｂ　ｄｌ〜ｄ４は前記モータ駆動以外
の処理を示す。

本実施例により、第２図における待ち時間処理ａ１〜ａ
３が必要なくなシ、前記データ出力のための処理ｅ工〜
ｅ３’＆Ｔ　ｌ〜Ｔ３内の各々の任意の時いはＴ、２．
Ｔ３Ｋまたがって実行できることによって、時間的な自
由度が増し、プログラム作成が存易に行なえる。

しかし、第６図に示す本第１発明の実施例では。

時間制御手段、同期化出力手段の動作状態ヲＣＰＵが検
知する手段ヲ有していないので、それらがプログラム通
り動作して、ステップモータの駆動データの欠除が生じ
ない仁と全確認できないという問題点がある。

中９Ｈ９界ｎ日ｌ叶とハ［・１日内の伯フイ占ル１σＬ
今払　十送する状態検知手段を付加したものである。

第８図は本第２発明の一実施例を示すブロック図で、第
６図に示した本第１発明の一実施例に対応している。

第８図中、３８は時間間隔制御手段１６及び同期化出力
手段１７の動作状態を記憶する状態フラグで状態検知手
段４０’に構成してｂる。また、３９は状態７ラグ３８
の情報ｆｔｃＰＵへ転送するためのデータ転送線である
。なお状態フラグ３８゜データ転送線３９金除くものは
すべて第６図と同一である。

次に、本実施例の動作について説明する。

第１のラッチ２９に設定されたステップモータ駆動デー
タは、ダウンカウンタ２７のボローによ勺すロード許可
回路２８から出力される制御信号３７によって、第２の
ラッチ３０に書込まれる。

同時に制御信号３７によって状態７ラグ３８がゝ”１Ｉ
Ｉｌ’Ｃセツトされる。ＣＰＵはデータ処理中に前記状
態フラグ３８の状態値をデータ転送＋ｉｌ　８゜３９を
介して取込み判別する。

状態フラグ３８が＋ｌＮの場合、第１のラッテ２９の記
憶値が第２のラッチ３０に転送されたと−ｆｌＪ＠シ２
次に出力すべき駆動パターンデータを転送線２３を介し
て転送し、第１のラッチ２９の書込み制御信号３５を発
生して、第１のラッチ２９に書込み、同時に書込制御信
号３５によって状態７ラグ３８を１ゝＯｌにリセットす
る。逆に状態フラグ３８が“ＯＩＩの場合、第１のラッ
チ２９のデータが第２のラッテ３０へ送られていないと
判断し、第１のラッチ２９への書込処理を行なわず、前
記書込処理以外の処理を行なう様、ン７トウェア制御す
る。

以上の様に、ＣＰＵはボート出力以外の処理が終った時
点で状態７ラグ３８の状ｆａｋ知ることによシ９次期デ
ータ処理を行なうかボート出力の処理を行なうかを判断
することができ、前期の駆動パターンデータにかわり次
期駆動パターンデータが出力されるという駆動データの
出力欠如全防止することができる。

以下、状態判別による駆動パターン欠如の防止につめて
処理工程の模式図全参照して説明する。

箒９図は前記状態検知が無い場合と状態検知が有る場合
のステップモータ枢動処理工程全模式化して示したもの
である。

処理ｆ１〜ｆ３　ｈ１〜ｈ３はステップモータ駆動パタ
ーンのボート出力処理、処理５’　”　””　ｔ　３＊
　１１〜ｉ４は前記ボート出力以外の処理、Ｔｌ〜Ｔ３
は任意の駆動篩ナー≠発ヰ周期を示す。指示腺Ｊ１〜Ｊ
４は状態検知手段を使った場合に実行タイミングが移行
した処理の対応を示す。データ処理ｙ−２の時間が駆動
周期Ｔ２よシ長い場合は、駆動周期Ｔ２内に駆動パター
ンのボート出力処理が無いため駆動パターン欠如が起き
る。すなわち駆動である。これ金防ぐには処理ｆｉ’２
にデータ処理１２とｉ３　とに分割して、前記処理１２
とｉ３　の逆にデータ処理？１の様に処理時間が短い処
理の場合で状態検知手段がない場合、ボート出力処理ｆ
２が駆動周期Ｔ！の間に行なわれてしまうので、駆動周
期Ｔ１での駆動パターンはボート出力処理ｆ１のデータ
ではなく、ボート出力処理ｆ２のデータとなってしまう
。ここで状態検知手段が有る場合にはＣＰＵがボート出
力処理ｆ１の情報がまだ出力されていない状態を検知す
ることにより、ポート出力処理ｆｚ’ｘ実行しないで、
データ処理１２を実施する様に制御でき、前記駆動デー
タ欠如がなくなる。

以上に示した様に本実施例によると、時間間隔制御手段
と同期化出力手段に状態検知手段を備えることによ＃）
、ＣＰＵは時間間隔制御手段と同期化出力手段の状態を
検知して処理を行うことができ、ステップモータ駆動周
期とプログラム処理の同期を計ることができ、駆動デー
タ欠如全防止でき、プログラム処理に対する時間的制約
がより軽減される。

ｈお、ｂｚ　トの蒔明においてに、出力器？卸装置の対
象装置として、ステップモータを取り上げたけれども、
本発明はこれに限定されることなくプログラム制御によ
シ、自動的に駆動パターン情報の送出金製する他の装置
にも適用できることは言うまでもない。

〔発明の効果〕

以上詳細に説明したとおシ５本発明の出力制御装置によ
れば、本発明の出力制御装置は、データ処理装置から出
力される情報のタイミングを制御する時間間隔制御手段
と、出力すべき情報を記憶して前記時間間隔制御手段の
制御に同期して前記情報全出力する同期化出刃手段全備
えているので、プログラム処理上従来必要とした待ち時
間処理が必要無くなシ、時間的な自由度が増し、プログ
ラム作成が容易になるという効果が得られる。更に、時
間間隔制御手段及び同期化出力手段の動作状態を検知し
データ処理装置へ転送する状態検知手段全付加すること
により、出力すべき情報の欠如を防止でき、プログラム
処理に対する時間的制約がよシ軽減されるという効果が
付加される。

【図面の簡単な説明】

第１図は従来のソフトウェアＷｔｌｌ　ＸＩのステップ
モータ駆動装置の要部を示すブロック図、第２図は２相
励磁法による４相ステツプモータの駆動信号を示したタ
イムチャート、銅３図は従来のソフトウェア制御による
ステップモータ駆動を説明するためのプログラムの流れ
図、第４１は第３図における待ち時間のデータ処理行程
を示す模式図、第５図は本第１発明の一実施例を用すた
デ〜り処理装置の要部を示すブロック図、汀６図は第５
図における実施例の時間間隔制御手段、同期化出刃手段
の詳！ｆｍを示すブロック図、第７図は第６図における
ステップモータ制御プログラムの処理行程を示す模式図
、第８図は本第２発明の一実施例の要部を示すブロック
図、第９図は状態検知の有無によるステップモータ駆動
の処理行程を示す模式図である。ｌ・・・・・・データ処理装置、２・・・・・・メモリ
、３・・・・・・出力ボート、４・・・・・・ＣＰＵ、
訃＝・＝ステップモータ、６〜１０・・・・・・データ
転送服、ｌｌ川用用−タ処理装置、１２・・・・・・メ
モリ、１３・・・・・・出刃ボート、１４・・・・・・
ＣＰＵ、１５・・・・・・ステップモータ、１６・・・
・・・時間間隔制御手段、１７・・・・−・同期化出方
手段、１８〜２４・・・・・・データ転送線、２５・・
・・・・時間間隔制御信号、２６・・・・・・リロード
レジスタ、２７・・・・・・ダウンカウンタ、２８・・
・・・・リロード許可回路、２９・−・・・・第４のラ
ッチ、３０・・団・第２のラッチ、３１・・・・・・書
込制御信号、３２・・則データ転送線、３３・・・・・
・ダウンカウンタ出力信号、３４・・・・・・ダウンカ
ウントスタート信号、３５・・・・・・書込制御信号、
３６・・・・・・データ転送線、３７・・・・・・リロ
ード許可及びデータ書込みの制御信号、３８・−・・・
・状態７ラグ、３９・・・・−・データ転送！、４０・
・・・・・状態検知手段、ａ１〜ａ３・・・・・・待ち
時間処理、ｂ１〜ｂ３・・・・−・データ処理ｓ　ｃ１
〜ｃ３・・・・・・ボート出方処理ｂ　ｄ１〜ｄ４・・
・・・・データ処理、”１〜ｅ３・・・・・・ボート出
刃処理、ｆ１〜ｆ３．ｈ１〜ｈ３・・・・・・駆動パタ
ーンのボート出方地理、？工〜ｆｓ、ｊ１〜ｉ４・・・
・・・データ処理、Ｊｌ〜Ｊ４・・・・・・処理移行の
指示線、Ｔｔ〜Ｔ３・旧・・ステ茶１回茅２回漣２４．１；２］第３回ｌグｆ−に　Ｖｔｌ）華　Ｉ十７揖豫　ヲ　千ンＹ

Claims

【特許請求の範囲】

（１）　データ処理装置によシ設定された基準時間情報
に基づいて所定の時間経過時に基準時間信号を発生して
前記データ処理装置から出力される情報のタイミングを
制御する時間間隔制御手段と、前記データ処理装置から
の前記基準時間情報に合せて出力すべき出力情報を記憶
し前記時間間隔制御手段から発生される前記基準時間信
号に同期して記憶した前記出力情報を出力する同期化出
力手段とを含むことを特徴とする出力制御装置。
（２）　データ処理装置によシ設定された基準時間情報
に基づいて所定の時間経過時に基準時間信号全発生して
前記データ処理装置から出力される情報のタイミングを
制御する時間間隔制御手段と、前記データ処理装置から
の前記基準時間情報に合せて出力すべき財力情報を記憶
し前記時間間隔制御手段から発生される前記基準時間信
号に同期して記憶した前記出力情報を出力する同期化出
力手段と、前記時間間隔制御手段及び前記同期化出力手
段の動作状態全検知し該検知した情報全前記データ処理
装置へ転送する状態検知手段とを含むこと全特徴とする
出力制御装置。