JPS6033629A - 演算装置 - Google Patents
演算装置Info
- Publication number
- JPS6033629A JPS6033629A JP58142914A JP14291483A JPS6033629A JP S6033629 A JPS6033629 A JP S6033629A JP 58142914 A JP58142914 A JP 58142914A JP 14291483 A JP14291483 A JP 14291483A JP S6033629 A JPS6033629 A JP S6033629A
- Authority
- JP
- Japan
- Prior art keywords
- register
- shifter
- overflow
- contents
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/5443—Sum of products
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49905—Exception handling
- G06F7/4991—Overflow or underflow
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は集積化可能なディジタル信号処理用演算装置に
関する。
関する。
半導体製造技術の進歩に伴い、高集積度でかつ高速度の
ＬＳＩが可能となるにつれ、高速演算を必要とするリア
ルタイムＯディジタル信号処理が可能となってきた。デ
ィジタル信号処理とは、アナログ信号をティジタル信号
に変換しくＡ／Ｄ変換しハディジタル信号として取扱い
、必要とされるフィルタ操作、直交変換等全ディジタル
演算で実行する技術である。
ＬＳＩが可能となるにつれ、高速演算を必要とするリア
ルタイムＯディジタル信号処理が可能となってきた。デ
ィジタル信号処理とは、アナログ信号をティジタル信号
に変換しくＡ／Ｄ変換しハディジタル信号として取扱い
、必要とされるフィルタ操作、直交変換等全ディジタル
演算で実行する技術である。
一般に、これらディジタル信号処理において行なわれる
演算は、（１）式に示すように配列同士の積和であるＣ
とが多い。
演算は、（１）式に示すように配列同士の積和であるＣ
とが多い。
一方、これらの演算を実行するだめの演算装置のデータ
形式は、２の補数表示の固定小数点形式を用いることが
多い。例えば、第１図（ａ）に示すように、４ビツトの
２の補数表示のデータで、小数点位置が最上位ビット（
以下ＭＳＢと記す）と、ＭＳＢの次のビットとの間にあ
る場合、４ビツトで表示する数値Ａは、（２）式のよう
になる。
形式は、２の補数表示の固定小数点形式を用いることが
多い。例えば、第１図（ａ）に示すように、４ビツトの
２の補数表示のデータで、小数点位置が最上位ビット（
以下ＭＳＢと記す）と、ＭＳＢの次のビットとの間にあ
る場合、４ビツトで表示する数値Ａは、（２）式のよう
になる。
Ａ＝−８３＋８２”２ ＋ａ１ ｅ２ ＋ａ（１”２
（２）但し、ａ ＋ （ｉ＝ｏ、 １．２．３）はＯ又
はｌ第１図（ｂ）のように、ＭＯＢから２ビツト目と、
３ビツト目に小数点がある場合、表示される数値Ｂは、
（３）式のようになるう Ｂ＝−ｂ３・２＋ｂ２＋Ｉ）ｌ・２千ｂＯ・２（３）実
際の演算装置においては、このような小数点の位置は存
在せず単純に４ビツトの２の補数データとして演算され
るため、プログラマ−は、演算を行う場合、小数点の位
置を考慮しながらプログラムを書く必要がある５例えば
、第１１ｄｌａ）の形式のデータと第１図（ｂ）の形式
のデータを加算する場合には、（ａ）の形式あるいは（
ｂ）の形式に小数点位置を合わせてから、加算する必要
がある。
（２）但し、ａ ＋ （ｉ＝ｏ、 １．２．３）はＯ又
はｌ第１図（ｂ）のように、ＭＯＢから２ビツト目と、
３ビツト目に小数点がある場合、表示される数値Ｂは、
（３）式のようになるう Ｂ＝−ｂ３・２＋ｂ２＋Ｉ）ｌ・２千ｂＯ・２（３）実
際の演算装置においては、このような小数点の位置は存
在せず単純に４ビツトの２の補数データとして演算され
るため、プログラマ−は、演算を行う場合、小数点の位
置を考慮しながらプログラムを書く必要がある５例えば
、第１１ｄｌａ）の形式のデータと第１図（ｂ）の形式
のデータを加算する場合には、（ａ）の形式あるいは（
ｂ）の形式に小数点位置を合わせてから、加算する必要
がある。
さらに、小数点位置を合わせて、例えばか１算する場合
、考慮しなければならないのが、オーツ（−７０−に対
する処理である。例えば数値Ｘ（０１１１）Ｂと数値Ｙ
（０１００）Ｂ全加算する場会會考える。この場合、Ｍ
ＳＢとＭＯＢの次のビットとの間に小数点があると仮定
する。数値Ｘ及びＹを１０進数で表すと Ｘ＝２ ＋２ ＋２ ＝Ｏ１５＋０．１２５＋０．０６
２５＝０．６８７５ Ｙ＝２ ＝０．５ となる。従って、ＸとＹの加算を実行すると、Ｘ＋Ｙ＝
（０１１１）Ｄ＋（０１００）Ｂ＝（１０１１）ｅ＝−
１＋ＯＸ２＋ｌＸ２ ＋１Ｘ２＝−０，８１２５ 〜０．５＋０．６８７５ ＝ １．１８７５となり１計
算結眼が正しくない、これは計算過程でオーバーフロー
が起すただめでる。このようなオーバー７０−が起きた
場合、対すする処理として、２通りの方法が考えられる
。
、考慮しなければならないのが、オーツ（−７０−に対
する処理である。例えば数値Ｘ（０１１１）Ｂと数値Ｙ
（０１００）Ｂ全加算する場会會考える。この場合、Ｍ
ＳＢとＭＯＢの次のビットとの間に小数点があると仮定
する。数値Ｘ及びＹを１０進数で表すと Ｘ＝２ ＋２ ＋２ ＝Ｏ１５＋０．１２５＋０．０６
２５＝０．６８７５ Ｙ＝２ ＝０．５ となる。従って、ＸとＹの加算を実行すると、Ｘ＋Ｙ＝
（０１１１）Ｄ＋（０１００）Ｂ＝（１０１１）ｅ＝−
１＋ＯＸ２＋ｌＸ２ ＋１Ｘ２＝−０，８１２５ 〜０．５＋０．６８７５ ＝ １．１８７５となり１計
算結眼が正しくない、これは計算過程でオーバーフロー
が起すただめでる。このようなオーバー７０−が起きた
場合、対すする処理として、２通りの方法が考えられる
。
第１の方法は、計算結果をオーバー７０−が起った方向
の最大値に置換える方法であり、例えば前述の例では（
０１１１）ＢＫｉｔ換える。このような方法は、ディジ
タルフィルタ等の場合に用いられるう しかし、この方
法は演算結果がオーバー７０−尺生じた場合、正または
負の最大値に張付いてし壕うので、それより大きい数値
のものは切取られてしまい、誤差を生ずるという欠点が
ある。
の最大値に置換える方法であり、例えば前述の例では（
０１１１）ＢＫｉｔ換える。このような方法は、ディジ
タルフィルタ等の場合に用いられるう しかし、この方
法は演算結果がオーバー７０−尺生じた場合、正または
負の最大値に張付いてし壕うので、それより大きい数値
のものは切取られてしまい、誤差を生ずるという欠点が
ある。
例えば、第２図（ａ）に示すように、理想的に演算が行
われた・場合に正弦波となる演算を行ったとする。
われた・場合に正弦波となる演算を行ったとする。
オーバー７０−が起った場合％第２図（ｂ）に示すよう
に、オーバー７０−が起った方向の最大直に張付いてし
まうので、この最大値より大きい値（図で破線で示した
値）は切取られてしまい、大きな誤差を生ずるという欠
点がある。
に、オーバー７０−が起った方向の最大直に張付いてし
まうので、この最大値より大きい値（図で破線で示した
値）は切取られてしまい、大きな誤差を生ずるという欠
点がある。
第２の方法は、計算結果を右シフトし、１ビット演算精
度金低下させることによって正しい演算結果を保存する
方法である。この場合、上記計算例では、演算結果は（
０１０１）Ｂとなる。右シフトによって、小数点位置は
１ビツト右にずれるため、このオーバー７０−処理によ
って得たデータは ＝１＋０．１２５＝１．１２５さ１．１８７５となり、
最小桁の誤差内に入っている。このようなオーバーフロ
ーに対する処理を行うと、演算結果は小数点位置がずれ
ているため、以降さらに加算もしくは減算を続けていく
場合、加数もしくけ減数を右シフトして加算もしくは減
算を行う必要がある。このようなオーバー７０−の処理
は７−リエ変換等の場合に用いられる。この第２の方法
はソフトフェア釣手法で行われる。即ち、オーバーフロ
ーが生じたか否かをプログラムでチェックし、オーバー
フローが生じていれば上述のように右シフトする。従っ
て、オーバーフローを起した後、加算／減算を続けて行
う場合には、演算命令を実行する前に、常にシフト命令
を実行しなければならず、演算時間が長くなるという欠
点がある。
度金低下させることによって正しい演算結果を保存する
方法である。この場合、上記計算例では、演算結果は（
０１０１）Ｂとなる。右シフトによって、小数点位置は
１ビツト右にずれるため、このオーバー７０−処理によ
って得たデータは ＝１＋０．１２５＝１．１２５さ１．１８７５となり、
最小桁の誤差内に入っている。このようなオーバーフロ
ーに対する処理を行うと、演算結果は小数点位置がずれ
ているため、以降さらに加算もしくは減算を続けていく
場合、加数もしくけ減数を右シフトして加算もしくは減
算を行う必要がある。このようなオーバー７０−の処理
は７−リエ変換等の場合に用いられる。この第２の方法
はソフトフェア釣手法で行われる。即ち、オーバーフロ
ーが生じたか否かをプログラムでチェックし、オーバー
フローが生じていれば上述のように右シフトする。従っ
て、オーバーフローを起した後、加算／減算を続けて行
う場合には、演算命令を実行する前に、常にシフト命令
を実行しなければならず、演算時間が長くなるという欠
点がある。
本発明の目的は、上記欠点を除去し、比較的１ｙ１１単
にオーバー７０−を補正し、以降の計算を効率よく行う
ことのできる演算装置を提供することにある。
にオーバー７０−を補正し、以降の計算を効率よく行う
ことのできる演算装置を提供することにある。
本発明の演算装置１′ｉ、人力されたデータを任意のビ
ット数だけシフトする第１のシフタと、演算結果を記憶
するレジスタと、前記第１のシフタと前記レジスタの出
力を人力として演算を行う演算器と、前記演算器がオー
バーフローを生じたか否かを検出するオーバーフロー検
出器と、前記オーバーフロー演出器の出力によりオーバ
ーフローを生じた回数を計数するカウンタと、前記オー
ツ；−７０−検出器がオーバーフローを検出した場合前
記演算器の出力’に１ビツト右シフトして前記レジスタ
に出力する第２の７７タと、前記力シフタの内容により
前記第１のシックのシフト量ｔ１″決定し前記第１の７
７タにシフト量を指示する制御回路と？含んで構成され
る。
ット数だけシフトする第１のシフタと、演算結果を記憶
するレジスタと、前記第１のシフタと前記レジスタの出
力を人力として演算を行う演算器と、前記演算器がオー
バーフローを生じたか否かを検出するオーバーフロー検
出器と、前記オーバーフロー演出器の出力によりオーバ
ーフローを生じた回数を計数するカウンタと、前記オー
ツ；−７０−検出器がオーバーフローを検出した場合前
記演算器の出力’に１ビツト右シフトして前記レジスタ
に出力する第２の７７タと、前記力シフタの内容により
前記第１のシックのシフト量ｔ１″決定し前記第１の７
７タにシフト量を指示する制御回路と？含んで構成され
る。
次に、本発明の実施例について図面を用いて説明するつ
第３図は本発明の一実施例のブロック図である。
Ｃの実施例は、入力端子９．ｌＯから人力されたデータ
を乗算する乗算器１から入力されたデータを任意のビッ
ト数だけシフトする第１のシフタ２と、演算結果を記憶
するレジスタ５と、第１のシフタ２とレジスタ５の出刃
を人力として演算ケ行う演算器３と、演算器３がオーツ
（−７０−金生じたか否かｔａ出するオーツく−フロー
検出器６と、オーバー７０−検出器６の出力によりオー
）く−フローを生じた回数を計数するカウンタ７と、オ
ーバー７０−検出器６がオーツ（−フローを検出した場
合、演算器３の出力を１ビツト右クフトしてレジスタ５
に出力する第２のシフタ４と、カウンタ７の内容により
第１の７フタ２のシフＨ９ｊ’に決定し第１のシフタ２
に７７ト竜勿指示する制御回路８とを含んで構成される
。
を乗算する乗算器１から入力されたデータを任意のビッ
ト数だけシフトする第１のシフタ２と、演算結果を記憶
するレジスタ５と、第１のシフタ２とレジスタ５の出刃
を人力として演算ケ行う演算器３と、演算器３がオーツ
（−７０−金生じたか否かｔａ出するオーツく−フロー
検出器６と、オーバー７０−検出器６の出力によりオー
）く−フローを生じた回数を計数するカウンタ７と、オ
ーバー７０−検出器６がオーツ（−フローを検出した場
合、演算器３の出力を１ビツト右クフトしてレジスタ５
に出力する第２のシフタ４と、カウンタ７の内容により
第１の７フタ２のシフＨ９ｊ’に決定し第１のシフタ２
に７７ト竜勿指示する制御回路８とを含んで構成される
。
次に、この実施例の動作について説明する。理解金谷易
にするため、前述のｔｌ１式で示される演算を例にして
説明する。
にするため、前述のｔｌ１式で示される演算を例にして
説明する。
端子９には、データ列（ａｌ）が、端子１０にはデータ
列（Ｘｋ＋ｔ）が人力されるものとする。
列（Ｘｋ＋ｔ）が人力されるものとする。
この場合、（，１）および（Ｘｋ＋＋）の小数点位随は
、第１図（ａ）に示す様に、ＭＯＢとＭＳＢの次のビッ
トとの間にあるものとし、乗算器ｌで実行する乗算の結
果も、ＭＯＢとＭＳＢの次のビットとの間にあるものと
するつ又初期状態として、レジスタ５及びカウンタ７は
クリアされているものとする。入力端子９，１０にａＱ
およびＸｋ＋０が人力されると、乗算器ｌにおいて乗算
が実行され、その結果が第１のシックに人力される。カ
ウンタ７クリアされてお９．従って制御回＠８は第１の
シフタ２に対し右７７トしない制御ｌ金命令するため、
第１のシック２は乗算器ｌの出力をそのまま演算器３に
出力する。演算器３はレジスタ５に記ｔ、ｉされている
内容と第１のシフタ２の出刃との加算を行う。レジスタ
５の内容はクリアされているためオーバーフローは発生
せず、従って第２のシフタ４は人力をシフトぜず、その
まま、レジスタ５に出力する。従って、レジスタ５には
、レジスタ５の以前の格納値（即ち０）と、乗算器ｌの
出刃の加算値が人力される。以下同様にａ、、Ｘｋ＋１
゜・・・のデータ人力に対し同様に演算される。
、第１図（ａ）に示す様に、ＭＯＢとＭＳＢの次のビッ
トとの間にあるものとし、乗算器ｌで実行する乗算の結
果も、ＭＯＢとＭＳＢの次のビットとの間にあるものと
するつ又初期状態として、レジスタ５及びカウンタ７は
クリアされているものとする。入力端子９，１０にａＱ
およびＸｋ＋０が人力されると、乗算器ｌにおいて乗算
が実行され、その結果が第１のシックに人力される。カ
ウンタ７クリアされてお９．従って制御回＠８は第１の
シフタ２に対し右７７トしない制御ｌ金命令するため、
第１のシック２は乗算器ｌの出力をそのまま演算器３に
出力する。演算器３はレジスタ５に記ｔ、ｉされている
内容と第１のシフタ２の出刃との加算を行う。レジスタ
５の内容はクリアされているためオーバーフローは発生
せず、従って第２のシフタ４は人力をシフトぜず、その
まま、レジスタ５に出力する。従って、レジスタ５には
、レジスタ５の以前の格納値（即ち０）と、乗算器ｌの
出刃の加算値が人力される。以下同様にａ、、Ｘｋ＋１
゜・・・のデータ人力に対し同様に演算される。
次にｓ ａｌ 及びＸ、＋、の績を加算する場合、初め
て、オーバー７０−が発生したとすると、オーバー７０
−検出器６でオーバーフローが検出されるため、制御回
路８の指示により第２のシフタ４はデータｔｌビット右
シフトする。従って、レジスタ５には、第４図（ｂ）の
ようなデータが格納される。Ｃのとさ、カウンタ７は計
数値が１になる。
て、オーバー７０−が発生したとすると、オーバー７０
−検出器６でオーバーフローが検出されるため、制御回
路８の指示により第２のシフタ４はデータｔｌビット右
シフトする。従って、レジスタ５には、第４図（ｂ）の
ようなデータが格納される。Ｃのとさ、カウンタ７は計
数値が１になる。
次にｓ ａｉ＋１とｘｋ＋１＋・、の演算ケ考える。乗
算器ｌの出力は、同様に第４図（ａｌのようなデータで
ある。一方、力９ンタ７は計数値が１になっているため
、制御回路８は第１のシ７り２に１ビツト右シフトを指
示す暮。従って％ ａ１＋１とＸｋ＋１＋１の稙は第１
のり７タ２により、１ビツト右シフトされ、第４図（ｂ
ｌのようなデータが演算器３に入力される。このデータ
形式は、レジスタ５に格納されているデータ形式と同様
であるから、直ちに演算出来ることは、明白である。又
、カウンタ７の１直が増加しない限ｖ１同様に、次々と
データを演算できることは明白である。次にａｔとＸｋ
＋ｔの積を加算する場合、ｎ回目のオーバー７０−が生
じたとする。第１回目のオーバー７０−が発生した場合
と、同様にして第２のシフタ４はデータを１ビツト右に
シフトするため、レジスタ５には第４図（Ｃ）に示す形
式のデータが格納される。このとさ、カウンタ７は計数
値がｎになる。従って、制御回路８は第１のシフタ２に
ｎビット右シフトを指示するため、ａｔ＋、とＸｋ＋１
＋、の積は、第４図（Ｃ）のデータ形式で演算器３に人
力され、直ちにレジスタ５の自答と演算できることは明
らかである。
算器ｌの出力は、同様に第４図（ａｌのようなデータで
ある。一方、力９ンタ７は計数値が１になっているため
、制御回路８は第１のシ７り２に１ビツト右シフトを指
示す暮。従って％ ａ１＋１とＸｋ＋１＋１の稙は第１
のり７タ２により、１ビツト右シフトされ、第４図（ｂ
ｌのようなデータが演算器３に入力される。このデータ
形式は、レジスタ５に格納されているデータ形式と同様
であるから、直ちに演算出来ることは、明白である。又
、カウンタ７の１直が増加しない限ｖ１同様に、次々と
データを演算できることは明白である。次にａｔとＸｋ
＋ｔの積を加算する場合、ｎ回目のオーバー７０−が生
じたとする。第１回目のオーバー７０−が発生した場合
と、同様にして第２のシフタ４はデータを１ビツト右に
シフトするため、レジスタ５には第４図（Ｃ）に示す形
式のデータが格納される。このとさ、カウンタ７は計数
値がｎになる。従って、制御回路８は第１のシフタ２に
ｎビット右シフトを指示するため、ａｔ＋、とＸｋ＋１
＋、の積は、第４図（Ｃ）のデータ形式で演算器３に人
力され、直ちにレジスタ５の自答と演算できることは明
らかである。
以上詳細に説明したように、本発明によれば、オーバー
スローの補正が比較的１？１１単にでき、カウンタの自
答を読出すことにより小数点の位置全簡単に推定できる
演算装置が得られるのでその効果は大きい。
スローの補正が比較的１？１１単にでき、カウンタの自
答を読出すことにより小数点の位置全簡単に推定できる
演算装置が得られるのでその効果は大きい。
第１図（ａｌ、 （ｂ）はレジスタに格納された数値の
状態を説明するためのチータフオーマット図、第２図（
ａ）、 （ｂ）はオーバーフローが起ったと巻の演算結
果の誤差を説明するための図、第３図は本発明の一実施
例のブロック図、第４図（ａ）〜（Ｃ１は本発明の一実
施例を動作させたときレジスタに格納された数値の状態
を説明するためのデータフォーマット図であろう １・・・・・・乗算器、２・・・・・・第１のシフタ、
３・・・・・・演ＷＪ ４・・・・・・第２のシ７り、
５・・・・・・レジスタ、６・・・・・・オーバーフロ
ー（芙出器、７・・・・・・カウンタ、８・・・・・・
制御回路、９．１０・・・・・・端子。 ｐｌｓＢ ＬＳＢ 業４−８
状態を説明するためのチータフオーマット図、第２図（
ａ）、 （ｂ）はオーバーフローが起ったと巻の演算結
果の誤差を説明するための図、第３図は本発明の一実施
例のブロック図、第４図（ａ）〜（Ｃ１は本発明の一実
施例を動作させたときレジスタに格納された数値の状態
を説明するためのデータフォーマット図であろう １・・・・・・乗算器、２・・・・・・第１のシフタ、
３・・・・・・演ＷＪ ４・・・・・・第２のシ７り、
５・・・・・・レジスタ、６・・・・・・オーバーフロ
ー（芙出器、７・・・・・・カウンタ、８・・・・・・
制御回路、９．１０・・・・・・端子。 ｐｌｓＢ ＬＳＢ 業４−８
Claims (1)
- 人力されたデータを任意のビット数だけシフトする第１
の７７タと、演算結果を記憶するレジスタと、前記第１
の７７タと前記レジスタの出力金入力として演算を行う
演算器と、前記演ｎ器がオーバーフロー金主じたか否か
を検出するオーバー７０−検出器と、前記オーバー７０
−検出器の出力によりオーバーフローを生じた回数を計
数するカウンタと、前記オーバー７ａ−検出器がオーバ
ーフローを検出した場合前記ｆｉ、算器の出力を１ビツ
ト右シフトして前記レジスタに出刃する第２のシックと
、前記カウンタの内容により前記＠１の７７タのシフト
量を決定し前記第１のシフタにシフト量を指示する制御
回路とを會むことを特徴とする演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58142914A JPS6033629A (ja) | 1983-08-04 | 1983-08-04 | 演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58142914A JPS6033629A (ja) | 1983-08-04 | 1983-08-04 | 演算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6033629A true JPS6033629A (ja) | 1985-02-21 |
Family
ID=15326552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58142914A Pending JPS6033629A (ja) | 1983-08-04 | 1983-08-04 | 演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6033629A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6211933A (ja) * | 1985-07-09 | 1987-01-20 | Nec Corp | 演算回路 |
| JPH02216582A (ja) * | 1989-02-16 | 1990-08-29 | Nec Corp | パイプライン演算回路 |
| JP2019000144A (ja) * | 2017-06-12 | 2019-01-10 | 株式会社ソフイア | 遊技機 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS605338A (ja) * | 1983-06-22 | 1985-01-11 | Matsushita Electric Ind Co Ltd | 演算装置 |
-
1983
- 1983-08-04 JP JP58142914A patent/JPS6033629A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS605338A (ja) * | 1983-06-22 | 1985-01-11 | Matsushita Electric Ind Co Ltd | 演算装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6211933A (ja) * | 1985-07-09 | 1987-01-20 | Nec Corp | 演算回路 |
| JPH02216582A (ja) * | 1989-02-16 | 1990-08-29 | Nec Corp | パイプライン演算回路 |
| JP2019000144A (ja) * | 2017-06-12 | 2019-01-10 | 株式会社ソフイア | 遊技機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0136834A2 (en) | A digital circuit performing an arithmetic operation with an overflow | |
| JPS6347874A (ja) | 算術演算装置 | |
| US4110831A (en) | Method and means for tracking digit significance in arithmetic operations executed on decimal computers | |
| JPH05250146A (ja) | 整数累乗処理を行なうための回路及び方法 | |
| JPS6033629A (ja) | 演算装置 | |
| JPS5939774B2 (ja) | 指数関数の演算方式 | |
| JPH0519170B2 (ja) | ||
| JPH03192429A (ja) | 平方根演算装置 | |
| JPS63254525A (ja) | 除算装置 | |
| JPS6120134A (ja) | 平方根計算装置 | |
| JPH0789314B2 (ja) | 浮動小数点条件符号生成方式 | |
| JPS61224036A (ja) | 演算装置 | |
| JPS61188624A (ja) | 固定小数点演算装置 | |
| JP2951685B2 (ja) | 固定小数点演算器 | |
| SU448459A1 (ru) | Цифровое устройство дл логарифмировани двоичных чисел | |
| JP3551291B2 (ja) | シリアル数値演算装置 | |
| JPS6395535A (ja) | 演算処理方式 | |
| Padgett et al. | Fixed Point Numbers | |
| JPS61211734A (ja) | 浮動小数点指数検出正規化装置 | |
| JPH0628153A (ja) | 低誤差計算処理装置 | |
| JPS6127772B2 (ja) | ||
| JPS63214835A (ja) | 多項算術式の浮動１０進数計算方式 | |
| JPS63255735A (ja) | 浮動小数点乗算器 | |
| JPH01161437A (ja) | 除算装置 | |
| JPS5944656B2 (ja) | デイジタル微分解析機の積分方式 |