JPS6034282B2 - 水晶発振回路 - Google Patents
水晶発振回路Info
- Publication number
- JPS6034282B2 JPS6034282B2 JP14036476A JP14036476A JPS6034282B2 JP S6034282 B2 JPS6034282 B2 JP S6034282B2 JP 14036476 A JP14036476 A JP 14036476A JP 14036476 A JP14036476 A JP 14036476A JP S6034282 B2 JPS6034282 B2 JP S6034282B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- voltage
- amplifier circuit
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000013078 crystal Substances 0.000 title claims description 14
- 230000010355 oscillation Effects 0.000 title description 45
- 238000001514 detection method Methods 0.000 claims description 12
- 238000003199 nucleic acid amplification method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 238000005070 sampling Methods 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 2
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Description
【発明の詳細な説明】
本発明は、発振停止電圧を低下させる手段を備えた発振
回路に関するものである。
回路に関するものである。
さらに詳細に述べれば、本発明は電池で作動し、相補型
電界効果型トランジスタ（Ｃ−ＭＯＳ）からなるインバ
ータを用いた水晶発振回路に関するものである。本葬明
の自助ま、電池電圧の低下職こ発振回路のループゲイン
を増加させて発振停止電圧を低下せしめ、発振回路を内
蔵した電子システムの低消費電力化にある。従来の一般
的な電子表示式水晶時計の回路構成は第１図のようであ
って、水晶発振回路１は安定度の高い水晶振動子により
高振動の時間標準信号ぐｏを発生する。
電界効果型トランジスタ（Ｃ−ＭＯＳ）からなるインバ
ータを用いた水晶発振回路に関するものである。本葬明
の自助ま、電池電圧の低下職こ発振回路のループゲイン
を増加させて発振停止電圧を低下せしめ、発振回路を内
蔵した電子システムの低消費電力化にある。従来の一般
的な電子表示式水晶時計の回路構成は第１図のようであ
って、水晶発振回路１は安定度の高い水晶振動子により
高振動の時間標準信号ぐｏを発生する。
該時計標準信号は分周回路２によって時計論理回路３を
駆動するに適当な周波数まで分周される。該時計論理回
路３は分周回路２から出力される．規制正しい繰返しパ
ルスぐ，を処理して、時刻あるいはカレンダー等に対応
するディジタル信号を発生する。さらに該ディジタル信
号は、デコーダ４により表示用の信号に変換され、ドラ
イバ５を介してディジタル表示装置６を駆動する。上記
の１から５までの各回路ブロックは総べて一つのＣ−Ｍ
ＯＳ−ＩＣ（相補型ＭＯＣ集積回路）に納めることが可
能である。その関係から発振回路は第２図に示すような
Ｃ−ＭＯＳィンバータを用いた形式が一般的である。次
に第２図の発振回路の説明をする。第２図においてＦチ
ャンネルトランジスタＴｒＦとＮチヤンネルトランジス
タＴｒＮからなるＣ−ＭＯＳィンバータは増幅回路とし
て用いられる。
駆動するに適当な周波数まで分周される。該時計論理回
路３は分周回路２から出力される．規制正しい繰返しパ
ルスぐ，を処理して、時刻あるいはカレンダー等に対応
するディジタル信号を発生する。さらに該ディジタル信
号は、デコーダ４により表示用の信号に変換され、ドラ
イバ５を介してディジタル表示装置６を駆動する。上記
の１から５までの各回路ブロックは総べて一つのＣ−Ｍ
ＯＳ−ＩＣ（相補型ＭＯＣ集積回路）に納めることが可
能である。その関係から発振回路は第２図に示すような
Ｃ−ＭＯＳィンバータを用いた形式が一般的である。次
に第２図の発振回路の説明をする。第２図においてＦチ
ャンネルトランジスタＴｒＦとＮチヤンネルトランジス
タＴｒＮからなるＣ−ＭＯＳィンバータは増幅回路とし
て用いられる。
Ｒｆは帰還用の抵抗であり、Ｃ−ＭＯＳィンバータのド
レイン側からゲート側に電圧帰還することにより、ィン
バータゲィンの最大のところに動作点を設定することが
できる。Ｒｆの値は、水晶振動子を介しする帰還回路、
減衰量や位相に影響を与えない１０〜５のＭＱが適当で
ある。抵抗Ｒｏは電源電圧の変動により生ずるＣ一ＭＯ
Ｓィンバータの出力インピーダンスの変化に起因する周
波数シフトを押えることを主たる目的とするもので、２
００〜５００ＫＱ程度の値が採用される。ＣＧ，Ｃｏは
水晶振動子の周波数調整ならびに温度補正などの役割を
果たすコンデンサである。ちなみに電源としての電池は
、アースと一Ｖｏｏ間に接続され、発振回路ばかりでな
く全電子回路を駆動する主電源である。第２図の発振回
路は等価的に第３図のように表現できる。
レイン側からゲート側に電圧帰還することにより、ィン
バータゲィンの最大のところに動作点を設定することが
できる。Ｒｆの値は、水晶振動子を介しする帰還回路、
減衰量や位相に影響を与えない１０〜５のＭＱが適当で
ある。抵抗Ｒｏは電源電圧の変動により生ずるＣ一ＭＯ
Ｓィンバータの出力インピーダンスの変化に起因する周
波数シフトを押えることを主たる目的とするもので、２
００〜５００ＫＱ程度の値が採用される。ＣＧ，Ｃｏは
水晶振動子の周波数調整ならびに温度補正などの役割を
果たすコンデンサである。ちなみに電源としての電池は
、アースと一Ｖｏｏ間に接続され、発振回路ばかりでな
く全電子回路を駆動する主電源である。第２図の発振回
路は等価的に第３図のように表現できる。
図においてＣ−ＭＯＳィンバータはゲインがＫｉ、出力
インピーダンスをＲｉとする電圧源として表わしてある
。またＬ，，Ｃ．，Ｒ，は水晶振動子の等価定数である
。各点の動作波形はＧ点で正弦波、Ｄ。点で方形波、Ｄ
点でＲ。充放電波形である。「さて、発振の停止電圧と
は第３図の等価回路のループケィンが１より大きいか小
さいかの境界値である。
インピーダンスをＲｉとする電圧源として表わしてある
。またＬ，，Ｃ．，Ｒ，は水晶振動子の等価定数である
。各点の動作波形はＧ点で正弦波、Ｄ。点で方形波、Ｄ
点でＲ。充放電波形である。「さて、発振の停止電圧と
は第３図の等価回路のループケィンが１より大きいか小
さいかの境界値である。
従ってＣｏ，ＣＧ，Ｒｏが大きいと発振停止電圧は上昇
する。発振停止電圧とＣｏとの関係の一例を第４図に示
す。また停止電圧をＣ−ＭＯＳインバータのＰ・Ｎ両チ
ャンネルトランジスタの特性から見るとしきい値電圧が
大きな影響力をもっており、両チャンネルのしきし、値
の和に近い値に決まる。すなわち電源電圧が両チャンネ
ルのしきし、値電圧の和付近でィンバータのゲインは１
を満たし、ＫｉとＲｉはここで急激な変化を示す。とこ
ろでＣ−ＭＯＳインバータの出力インピーダンスＲｉは
Ｐ・Ｎ両トランジスタのしきい値、３のバラッキ、ある
いは電源電圧の変動などにより大きく影響される。Ｒｉ
はＰ・Ｎ両チャンネルをつき抜けて流れる短絡電流ｌｓ
と相関関係があり、ｌｓと発振停止電圧との関係を第５
図に示す。以上の説明から発振停止電圧を低下させるた
めには、Ｃｏを減少させるか、ｌｓを増加させるか、ｌ
ｓを増加させることが有効であるように思われるが、Ｃ
。
する。発振停止電圧とＣｏとの関係の一例を第４図に示
す。また停止電圧をＣ−ＭＯＳインバータのＰ・Ｎ両チ
ャンネルトランジスタの特性から見るとしきい値電圧が
大きな影響力をもっており、両チャンネルのしきし、値
の和に近い値に決まる。すなわち電源電圧が両チャンネ
ルのしきし、値電圧の和付近でィンバータのゲインは１
を満たし、ＫｉとＲｉはここで急激な変化を示す。とこ
ろでＣ−ＭＯＳインバータの出力インピーダンスＲｉは
Ｐ・Ｎ両トランジスタのしきい値、３のバラッキ、ある
いは電源電圧の変動などにより大きく影響される。Ｒｉ
はＰ・Ｎ両チャンネルをつき抜けて流れる短絡電流ｌｓ
と相関関係があり、ｌｓと発振停止電圧との関係を第５
図に示す。以上の説明から発振停止電圧を低下させるた
めには、Ｃｏを減少させるか、ｌｓを増加させるか、ｌ
ｓを増加させることが有効であるように思われるが、Ｃ
。
が電源電圧の変動に対する発振周波数の安定性に関係す
るためＣｏの減少には限界がある。一方、ｌｓの増加は
発振回路の消費電流を増加させるために、これにも限界
がある。発振回路は時計体を構成する他の回路ブロック
に比べてアナログ的要素の多い回路であるために、ＩＣ
製造上の素子のバラッキに対して敏感である。従ってデ
ィジタル時計用のＬＳＩの如く発振回路を含むにの規模
が大きくなるほど発振回路には大きな設計上の余裕度を
もたせる必要性が生じる。水晶腕時計では電源として使
用する電池の内部抵抗の温度特性等を考慮して、ＩＣは
１．１Ｖあるいは１．２Ｖ程度で正常に動作するよう設
計する必要がある。そのために従来の時計用ＬＳＩでは
発振停止電圧を上記の程度に押えるために、ｌｓを大き
くせざるを得ず、他の回路に比べて発振回路の消費電流
を小さくすることが困難であった。本発明は、上記の欠
点を改善するために発振回路外からの信号によって、発
振の停止時期の発振回路のループゲインを等価的に増加
せしめ、発振停止電圧を低下させ、同時に通常時の消費
電流を低減し、合わせて電圧−発振周波数特性を改善し
ようとするものである。
るためＣｏの減少には限界がある。一方、ｌｓの増加は
発振回路の消費電流を増加させるために、これにも限界
がある。発振回路は時計体を構成する他の回路ブロック
に比べてアナログ的要素の多い回路であるために、ＩＣ
製造上の素子のバラッキに対して敏感である。従ってデ
ィジタル時計用のＬＳＩの如く発振回路を含むにの規模
が大きくなるほど発振回路には大きな設計上の余裕度を
もたせる必要性が生じる。水晶腕時計では電源として使
用する電池の内部抵抗の温度特性等を考慮して、ＩＣは
１．１Ｖあるいは１．２Ｖ程度で正常に動作するよう設
計する必要がある。そのために従来の時計用ＬＳＩでは
発振停止電圧を上記の程度に押えるために、ｌｓを大き
くせざるを得ず、他の回路に比べて発振回路の消費電流
を小さくすることが困難であった。本発明は、上記の欠
点を改善するために発振回路外からの信号によって、発
振の停止時期の発振回路のループゲインを等価的に増加
せしめ、発振停止電圧を低下させ、同時に通常時の消費
電流を低減し、合わせて電圧−発振周波数特性を改善し
ようとするものである。
本発明を第６図の実施例について説明する。
第６図において、トランジスタＴ．，Ｔ２は発振用の増
幅回路となるＣ−ＭＯＳィンバー夕であり、トランジス
タＴ４〜Ｔ７は等価的にループゲインを高めるため第２
図の発振回路に付加したトランジスタである。Ｔ４〜Ｔ
７は、Ｔ，，Ｔ２からなるメイン増幅回路に対し、サブ
増幅回路を構成するものである。８は電池電圧検出回路
であり、電池電圧低下時に検出信号ＢＬを発生する。
幅回路となるＣ−ＭＯＳィンバー夕であり、トランジス
タＴ４〜Ｔ７は等価的にループゲインを高めるため第２
図の発振回路に付加したトランジスタである。Ｔ４〜Ｔ
７は、Ｔ，，Ｔ２からなるメイン増幅回路に対し、サブ
増幅回路を構成するものである。８は電池電圧検出回路
であり、電池電圧低下時に検出信号ＢＬを発生する。
電池電圧が低下し発振停止の時期になると電池電圧検出
回路８から検出信号ＢＬが出力され、ィンバータ１５を
介して制御用トランジスタ公，Ｔ６がＯＮしトランジス
タＴ４，Ｔ７からなるＣ一ＭＯＳインバータを動作可能
な状態とする。このことはＴ，，Ｔ２からなるメイン増
幅回路のみの場合に比べ、サブ増幅回路が並列動作する
分だけ出力インピーダンスを低下させ、増幅回路のゲイ
ンを高めることを意味する。これにより発振回路の出力
電圧が高くなるため発振停止電圧を引き下げることがで
きる。第７図ａは電池電圧検出回路８の具体的回路例で
あり、第７図ｂは第７図ａを論理記号で表わした論理図
である。第７図ｂにおいてＮチャンネルトランジスタＴ
，はサンプリングトランジスタ、Ｒ，，Ｒ２は電源電圧
の分割抵抗である。ＮチャンネルトランジスタＴ，はサ
ンプリング信号ぐｓがハイレベルになるとオンして、Ｐ
チヤンネルトランジスタＴ２のゲートには電源電圧を抵
抗Ｒ，，Ｒ２で分割した電位がかかることになる。電圧
−Ｖ血が所定値よりも大きいとき、即ち電源電圧が正常
なときにＰチャンネルトランジスタＴ２のゲート・ソー
ス間電圧が閥値より大きくなり、Ｐチャンネルトランジ
スタＴ２がオンするように抵抗Ｒ，，Ｒ２の比を設定し
ておく。つまり電源−Ｖ。。が所定値以上のときにはＰ
チャンネルトランジスタＴ２がオンになり次段のＮチャ
ンネルトランジスタＴ４をオンさせる。Ｐチャンネルト
ランジスタＴ３のゲートにはマイナス電源−Ｖｏｏが入
力されているので通常オンの状態にあるか、トランジス
タのオン抵抗をＴ４より大きく作っておけばトランジス
タＴ４がオンのときには点１９にはローレベル信号が出
現することになる。このローレベル信号はィンバータ２
０で反転され電池電圧正常時の検出部の出力となる。こ
の検出部の出力はサンプリング信号マｓがハイレベルの
ときクロツクドインバータ２１により反転出力されロ−
レベル信号となって２２，２３よりなるラッチ回路に書
き込まれる。書き込まれたデータはサンプリング信号？
ｓがローレベルの間保持されＢＬ信号として第６図のト
ランジスタ５，６をオフさせる。次に電池電圧が低下し
た場合、Ｎチャンネルトランジスタがサンプリング信号
◇ｓでオンになっても、ＰチャンネルトランジスタＴ２
がオンできない状態になる。この場合は抵抗Ｒ３とトラ
ンジスタもの接続点はローレベルとなり、Ｎチャンネル
トランジスタＴ４もオフ状態となって、Ｐチャンネルト
ランジスタＬが通常オンしているのでトランジスタＬと
Ｌの接続点１９にはハィレベル信号が出現する。この信
号は前述と同じ経路でィンバータ２０、クロックドイン
バー夕２１を通過して、２２，２３よりなるラツチ回路
に書き込まれ、ＢＬ信号としてサブ増幅回路のトランジ
スタＴ５，Ｔ６をオンしサブ増幅回路を動作させる。以
上の如く本発明によれば従来の発振回路にわずかの論理
回路を追加するだけで短絡電流の少ない発振回路におい
ても発振停止電圧を十分低くすることができ、少ない消
費電力で低電圧まで動作する水晶発振回路を得ることが
できる。
回路８から検出信号ＢＬが出力され、ィンバータ１５を
介して制御用トランジスタ公，Ｔ６がＯＮしトランジス
タＴ４，Ｔ７からなるＣ一ＭＯＳインバータを動作可能
な状態とする。このことはＴ，，Ｔ２からなるメイン増
幅回路のみの場合に比べ、サブ増幅回路が並列動作する
分だけ出力インピーダンスを低下させ、増幅回路のゲイ
ンを高めることを意味する。これにより発振回路の出力
電圧が高くなるため発振停止電圧を引き下げることがで
きる。第７図ａは電池電圧検出回路８の具体的回路例で
あり、第７図ｂは第７図ａを論理記号で表わした論理図
である。第７図ｂにおいてＮチャンネルトランジスタＴ
，はサンプリングトランジスタ、Ｒ，，Ｒ２は電源電圧
の分割抵抗である。ＮチャンネルトランジスタＴ，はサ
ンプリング信号ぐｓがハイレベルになるとオンして、Ｐ
チヤンネルトランジスタＴ２のゲートには電源電圧を抵
抗Ｒ，，Ｒ２で分割した電位がかかることになる。電圧
−Ｖ血が所定値よりも大きいとき、即ち電源電圧が正常
なときにＰチャンネルトランジスタＴ２のゲート・ソー
ス間電圧が閥値より大きくなり、Ｐチャンネルトランジ
スタＴ２がオンするように抵抗Ｒ，，Ｒ２の比を設定し
ておく。つまり電源−Ｖ。。が所定値以上のときにはＰ
チャンネルトランジスタＴ２がオンになり次段のＮチャ
ンネルトランジスタＴ４をオンさせる。Ｐチャンネルト
ランジスタＴ３のゲートにはマイナス電源−Ｖｏｏが入
力されているので通常オンの状態にあるか、トランジス
タのオン抵抗をＴ４より大きく作っておけばトランジス
タＴ４がオンのときには点１９にはローレベル信号が出
現することになる。このローレベル信号はィンバータ２
０で反転され電池電圧正常時の検出部の出力となる。こ
の検出部の出力はサンプリング信号マｓがハイレベルの
ときクロツクドインバータ２１により反転出力されロ−
レベル信号となって２２，２３よりなるラッチ回路に書
き込まれる。書き込まれたデータはサンプリング信号？
ｓがローレベルの間保持されＢＬ信号として第６図のト
ランジスタ５，６をオフさせる。次に電池電圧が低下し
た場合、Ｎチャンネルトランジスタがサンプリング信号
◇ｓでオンになっても、ＰチャンネルトランジスタＴ２
がオンできない状態になる。この場合は抵抗Ｒ３とトラ
ンジスタもの接続点はローレベルとなり、Ｎチャンネル
トランジスタＴ４もオフ状態となって、Ｐチャンネルト
ランジスタＬが通常オンしているのでトランジスタＬと
Ｌの接続点１９にはハィレベル信号が出現する。この信
号は前述と同じ経路でィンバータ２０、クロックドイン
バー夕２１を通過して、２２，２３よりなるラツチ回路
に書き込まれ、ＢＬ信号としてサブ増幅回路のトランジ
スタＴ５，Ｔ６をオンしサブ増幅回路を動作させる。以
上の如く本発明によれば従来の発振回路にわずかの論理
回路を追加するだけで短絡電流の少ない発振回路におい
ても発振停止電圧を十分低くすることができ、少ない消
費電力で低電圧まで動作する水晶発振回路を得ることが
できる。
これにより水晶発振回路を用いた電子機器の電池寿命を
大中に延ばすことが可能となる。
大中に延ばすことが可能となる。
第１図は、従来の電子表示式水晶時計の回路構成の一例
を示した図。 第２図は従来のＣ−ＭＯＳィンバータを用いた水晶発振
回路を示す図。第３図は第２図の等価回路を示す図。第
４図は第２図に示す発振回路のＣｏに対する発振停止電
圧特性の１例を示す図。第５図は第２図に示す発振回路
のｌｓに対する発振停止電圧特性の１例を示す図。第６
図は本発明による実施例を示す図。第７図ａは電池電圧
検出回路の１例を示す回路図、第７図ｂは第７図ａを論
理記号で表わした論理図。１・・…・発振回路、２・・
・・・・分周回路、３・・・・・・時計論理回路、４・
・・・・・デコー夕、５・・・・・・ドライバ、６・・
・・・・電子式表示装置、８・・・・・・電池電圧検出
回路、１５・・・・・・ィンバー夕、０。 ・・・・・・発振回路の出力信号。第１図 第２図 第３図 第４図 第５図 第６図 第７図（ｂ） 第７図（の
を示した図。 第２図は従来のＣ−ＭＯＳィンバータを用いた水晶発振
回路を示す図。第３図は第２図の等価回路を示す図。第
４図は第２図に示す発振回路のＣｏに対する発振停止電
圧特性の１例を示す図。第５図は第２図に示す発振回路
のｌｓに対する発振停止電圧特性の１例を示す図。第６
図は本発明による実施例を示す図。第７図ａは電池電圧
検出回路の１例を示す回路図、第７図ｂは第７図ａを論
理記号で表わした論理図。１・・…・発振回路、２・・
・・・・分周回路、３・・・・・・時計論理回路、４・
・・・・・デコー夕、５・・・・・・ドライバ、６・・
・・・・電子式表示装置、８・・・・・・電池電圧検出
回路、１５・・・・・・ィンバー夕、０。 ・・・・・・発振回路の出力信号。第１図 第２図 第３図 第４図 第５図 第６図 第７図（ｂ） 第７図（の
Claims (1)
- １ 第１のＣ−ＭＯＳインバータよりなるメイン増幅回
路、前記メイン増幅回路に並列接続され、かつ前記メイ
ン増幅回路と入出力端が共通接続された第２のＣ−ＭＯ
Ｓインバータよりなるサブ増幅回路、前記メイン増幅回
路と前記サブ増幅回路の共通入出力間に接続された水晶
振動子、電源となる電池の電圧低下を検知し電圧低下時
に検出信号を発生する電池電圧検出回路よりなり、前記
サブ増幅回路は前記検出信号により導通状態となる２個
の制御用トランジスタと前記第２のＣ−ＭＯＳインバー
タを電源間に直列接続してなることを特徴とする水晶発
振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14036476A JPS6034282B2 (ja) | 1976-11-22 | 1976-11-22 | 水晶発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14036476A JPS6034282B2 (ja) | 1976-11-22 | 1976-11-22 | 水晶発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5373947A JPS5373947A (en) | 1978-06-30 |
| JPS6034282B2 true JPS6034282B2 (ja) | 1985-08-08 |
Family
ID=15267095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14036476A Expired JPS6034282B2 (ja) | 1976-11-22 | 1976-11-22 | 水晶発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6034282B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63185682U (ja) * | 1987-05-22 | 1988-11-29 |
-
1976
- 1976-11-22 JP JP14036476A patent/JPS6034282B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63185682U (ja) * | 1987-05-22 | 1988-11-29 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5373947A (en) | 1978-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100301368B1 (ko) | 파워온리셋회로 | |
| US7199623B2 (en) | Method and apparatus for providing a power-on reset signal | |
| TWI460990B (zh) | 電流鏡裝置和方法 | |
| JPH04304708A (ja) | リング発振器，リング発振器の補償回路及びリング発振器の補償方法 | |
| US5793239A (en) | Composite load circuit | |
| US6456166B2 (en) | Semiconductor integrated circuit and phase locked loop circuit | |
| US11398813B2 (en) | Integrated oscillator | |
| US4459565A (en) | Low current electronic oscillator system | |
| US3959744A (en) | CMOS oscillator having bias circuit outside oscillator feedback loop | |
| JPH0258806B2 (ja) | ||
| JPS6034282B2 (ja) | 水晶発振回路 | |
| US9310775B2 (en) | Analog electronic timepiece | |
| US20090108950A1 (en) | Oscillation control apparatus and oscillator | |
| JPH0629743A (ja) | 発振回路 | |
| US4433920A (en) | Electronic timepiece having improved primary frequency divider response characteristics | |
| US20060048021A1 (en) | Signal control circuit and device mounted therewith | |
| JPS59169211A (ja) | 電子発振器 | |
| US20060170477A1 (en) | Semiconductor integrated circuit having output circuit | |
| JPH04237214A (ja) | クロックドインバータ | |
| JPH11145727A (ja) | 発振回路 | |
| JPS63146503A (ja) | 発振回路 | |
| JPH0145148Y2 (ja) | ||
| JPH06260899A (ja) | 半導体集積回路 | |
| Redman-White et al. | A radiation hard frequency reference IC | |
| JPS61225904A (ja) | 発振停止機能付き発振回路 |