JPS6034760B2 - 電子楽器の鍵盤回路 - Google Patents

Description

【発明の詳細な説明】 本発明はデジタル処理を行なう電子楽器の鍵盤回路に関
するものである。

従来、鍵盤回路の方式として米国特許第 ３６１０７９ｙ号「電子楽器の音色と音声を選択するた
めの多重化装置」等に開示されるように、鍵盤の各鍵の
押下、離上状態を検知する方法として、各鍵を低音城か
ら高音城へ、または高音城から低音城へ順次走査し、鍵
の押下状態を時分割多重化信号として取り出している。

そして該時分割多重化信号から押下鍵のオクターブ、音
名の信号を抽出し記憶するレジスタ群を設けている。該
レジスタは一般に鍵の最大押下数により限定され十数個
とされることが多い。そしてレジスタへの書き込みは前
記時分割多重化信号で行なわれるために、既に押下され
ている鍵で、該鍵のオクターブ、音名の信号が前記レジ
スタの１つに書き込まれていても、時分割多重化信号は
くり返えし、該鍵に相当する信号が含まれる。そこです
でに書き込まれているレジスタと同じ内容を書き込まな
いための制御が必要である。また鍵が離上された時には
鍵の押下信号がなくなるだけなので、押下信号がなくな
った鍵のオクターブ、音名の信号を抽出し、該信号と同
じ内容が書き込まれているレジスタを捜し、その内容を
消去するか、あるいは該レジスタに対応するェンベロー
プ制御回路へ立下り開始の信号として与える必要があっ
た。

本発明の目的は鍵の押下、離上を容易に区別して制御し
うる電子楽器の鍵盤回路を提供することである。

前記目的を達成するため、本発明の電子楽器の鍵盤回路
は鍵盤上の各鍵にそれぞれ特定のキーコードを指定して
おき、入力キーコード‘こ対応する鍵の押下状態を検知
するマルチプレクサから成る検知回路と、前記各鍵のキ
ーコードを順次発生するキーコード発生回路と、前記キ
ーコードを記憶するシフトレジスタと、該シフトレジス
タの出力キーコードと前記キーコード発生回路の出力キ
ーコードとを比較し一致すれば一致信号を出力する比較
回路と、キーオンサィクルとキーオフサィクルとを区別
制御するサイクル制御回路と、前記キーコード発生回路
の出力キーコードと前記シフトレジスタの出力キーコ−
ドとを前記キーオンサィクル時とキーオフサィクル時に
それぞれ選択して前記検知回路に出力するキーコード選
択ゲートと、前記シフトレジスタの入力に接続され該シ
フトレジスタと記憶ループを構成し、前記サイクル制御
回路の制御信号に対応して前記キーコード発生回路の出
力キーコードと前記シフトレジスタの出力とを選択する
選択回路とを具え、前記検知回路によりキーオンサィク
ル時いまだ、押下されていない鍵が新たに押下されたこ
とを検知して前記シフトレジスタに前記キーコードを記
憶せしめ、キーオフサィクル時既に押下されていた鍵が
新たに鱗上されたことを検知して該鍵のキーコードに対
応する前記記憶レジスタの内容を消去するように制御さ
れることを特徴とするものである。

以下本発明を実施例につき詳述する。

第１図において１は鍵盤、２はマルチプレクサ、３は選
択ゲート、４は選択回路、５はシフトレジスタ、７はキ
ーコード発生回路、８は比較回路であり、同図では主な
ブロックおよびデータラィンで示される。

キーコード発生回路７で発生する２進キーコ−Ｎま鍵盤
上の各鍵に対応しており、たとえば鍵の数が６１であれ
ば２進キーコードは６ビットで構成される。

押下鍵に対しては該キーコードがシフトレジスタ５に記
憶される。本回路の動作はキーオンサイクルとキーオフ
サィクルとに分けられ、キーオンサィクルにおいては、
キーコード発生回路７で発生されたキーコードは選択ゲ
ート３を通しマルチプレクサ２に与えられる。マルチプ
レクサ２は該キーコードに対応する鍵の押下状態を選択
し、押下されていればイベント信号ＥＶ，を選択回路４
に与える。またキーコード発生回路７で発生されたキー
コードは選択回路４にも与えられており、選択回路４‘
まイベント信号ＥＶ，に対応して前記キーコードをシフ
トレジスタ５に書き込む。鍵が押下されていなければイ
ベント信号ＥＶ，は発生せず、シフトレジスタ５へのキ
ーコードの書き込みは行なわれない。また、欧に押下さ
れている鍵に対応するキーコードはシフトレジスタ５に
記憶されており、シフトレジスタ５はキーコード発生回
路７の出力キーコードが変化するたびに選択回路４を通
して循環する。

シフトレジスタ５の出力は比較回路８においてキ−コー
ド発生回路７からのキーコードと比較され一致すれば一
致信号がインクリメント信号としてキーコード発生回路
７に与えられ出力キーコードを次のキーコード‘こ移す
。一致したキーコ−ドーこよる鍵の走査は行なわない。
キーオフサィクル時にはキーコード発生回路７は停止し
、サイクル制御回路９の制御信号により選択ゲ−ト３は
シフトレジスタ５からのキーコードをマルチプレクサ２
に与える。

キーオフサイクルにおいては、押下された鍵のキーコー
ドが記憶されているから該キーコードについてのみ鍵の
走査を行なうものである。そして鍵が押下されていなけ
ればマルチプレクサ２よりイベント信号ＢＶ２が発生し
、当該キーコードが記憶されているシフトレジスタ５の
アドレスの内容を消去する。鍵が押下され続けていれば
イベント信号ＥＶ２は発生しない。キーオンサイクルと
、キーオフサイクルは交互に行なわれる。

そしてシフトレジスタ５のアドレスの数は優先チャンネ
ル（図示はしない）数により制御されており、シフトレ
ジスタ５の全てのアドレスにキーコードが記憶されれば
新らしい押鍵を捜す必要はないので、キーオフサィクル
のみを繰り返えす。このようにしてシフトレジスタ５は
キーオン、キーオフの両サイクルにおいて循環して出力
する。第２図は第１図の鍵盤１およびマルチプレクサ２
の詳細説明図である。

１例として６１鍵の場合とする。

鍵の数が６１なので２進キーコードのビット数は６ビッ
トとして、キーコード（０００００１）からキーコード
（１１１１０１）を各々の鍵に対応させる。２１一ａ，
２１−ｂはデコーダである。

キーコード選択ゲート３より与えられる６ビットの２進
キーコードを上位、下位の３ビットずつに分け、各々の
デコーダは入力３ビットのキーコードに対し８本の出力
ラインの１本にのみ“１”信号を与える。２１一ａ，２
１一ｂからの８本ずつのラインの組み合わせにより２２
−１，２２一２，……，２２−６１のうち１つのアンド
ゲートが開かれる。

そして６ビットの２進キーコードで指定された鍵が押下
されていればオアゲート２３は“１”レベルの信号を出
力し、鍵が押下されていなければ“０”レベル信号を出
力する。第３図は第１図におけるキーオンサィクル、キ
ーオフサィクルに関連する要部の詳細説明図である。

同図において、第１図の同番号に対応し、キーコード発
生回路７、比較回路８、サイクル制御回路９、選択回路
４、シフトレジスタ５がそれぞれ破線で囲まれた詳細構
成として選択ゲート３とともに示される。第４図はタイ
ムチャートである。まずキーオンサィクル時には、破線
で示すサイクル制御回路９内のクロックＡ３１で発生す
るクロックは選択ゲート３３を介して破線で示すシフト
レジスタ５内のシフトレジスタ（本体）３６とラッチ回
路３７へ与えられ、シフトレジスタ（本体）３６内のキ
ーコードのデータはこのクロツクにより循環する。

さらに該クロックはの分の１分周器３４により分周され
、クロツクＡによる１／ｍＡクロツクはＯＲ回路４８を
介して破線で示すキーコード発生回路７内のキーコード
カウンタ３５に与えられる。

キーコードカウンタ３５により発生されるキーコードは
鍵盤の各鍵に対応しており、レジスタ３８を通し選択ゲ
ート３に送られる。選択ゲート３よりマルチプレクサ２
へ与えられるキーコードに対応する鍵が押下されていれ
ばイベント信号“１”が発生する。またサイクル制御回
路９内のフリッフ。フロップ５２はキーオンサイクル時
には“０”レベル信号を出力するから、この信号とィペ
ント信号が破線で示す選択回路４内の排他的ＯＲ回路４
０を介しアンド回路４２に与えられる。シフトレジスタ
３６は各ワードが７ビットで構成されサインビット１ビ
ットとキーコードビット６ビットに分かれる。サインビ
ットは各々のアドレスにキーコードが書き込まれている
ことを示すビットでありデータの書き込みの際に同時に
“１”レベル信号として書き込まれる。そのためシフト
レジスタの出力は空きアドレスではサインビットが“０
”信号となる。そこで排他的ＯＲ回路４０はサインビッ
トが“０”の時“１”を出力しアンドゲート４２を開き
フリツプフロツプ（ＦＦ）４３をセットする。

そしてフリツプフロツプ（ＦＦ）４３がセットされると
単安定マルチパイプレータ（ＭＭ）４４はパルスを出力
する。以上述べたイベント信号を入力する排他的ＯＲ回
路４０から単安定マルチパイプレータ（ＭＭ）４４まで
のタイムチャートを第４図に示す。

すなわち同図ａのクロツクに対し、同図ｂはｍ分の１ク
ロックである。もし選択ゲート３よりマルチプレクサ２
に与えられるキーコードに対応する鍵が押下されていれ
ば同図ｄのイベント信号が発生し、その時のシフトレジ
スタ３６の出力のサインビット（Ｓ．Ｂ）が同図ｃに示
すものとすれば、フリップフロップ４３の出力は同図ｅ
で、単安定マルチパイプレータ（Ｍ．Ｍ）の出力は同図
ｆで示される。レジスタ３８より選択ゲート４６に入力
するサインビット“１”のキーコードは前記単安定マル
チパイプレータ４４からのパルスにより選択ゲート４５
で選択出力され、ラツチ回路３７に書き込まれる。

シフトレジスタ（本体）３６はｍ−１ワードより成り、
ラッチ回路３７と一緒にｍワードの循環ループを形成し
ている。

ｍは優先チャンネル数である。レジスタ３８の内容を分
岐し破線で示す比較回路８内の十１加算器３９に入力し
て十１加算し、この出力キーコードとシフトレジスタ３
６からのキーコードは比較回路４７で比較される。この
場合レジスタ３８から選択ゲート３を介しマルチプレク
サ２に与えているキーコードをＮとすると、次のキーコ
ードＮ＋１が十１加算器３９から出力されている。鍵が
押下されていればシフトしジスタ内に書き込まれており
、キーオンサイクルで鍵の押下を検知する必要はない。
そのためキーコードＮ＋１とシフトレジスタからのキー
コードが一致すれば一致パルスがキーコードカウンタ３
５を一つ進め、キーコードカウンタ３５の出力をＮ＋２
とし、次のｍ分の１クロツクにより、レジスタ３８はＮ
＋２を書き込み、十１加算器３９はＮ＋３に移る。こう
してレジスタ３８はＮ→Ｎ＋２に移りＮ＋１を出力しな
い。すなわちキーコードＮ＋１に対するマルチプレクサ
の走査は省かれることになる。

このようにして全キーコード‘こ対して前記動作を行な
う。最後のキーコードが（１１１１０１）だからキーコ
ードカウンタ３５がキーコード（１１１１１０）までは
カウントする。そしてキーコードカウンタ３５の出力が
キーコード（１１１１１１）になった時アンドゲート５
３は“１”信号を出力しサイクル制御用フリツプフ。ツ
プをセットしてキーオフサイクルに移る。キーオフサィ
クルにおいては、サイクル制御用フリップフロップ５２
の反転により選択ゲート３３はキーオフサイクル用クロ
ツクＢを選択する。該クロックＢによりシフトレジスタ
（本体）３６、ラッチ回路３７のキーコードデータは循
環する。シフトレジスタ（本体）３６の出力は選択ゲー
ト３を通してマルチプレクサ２に与えられ押下鍵に対す
る検知を行なう。鍵が離されていればイベント信号“０
”のレベルが発生しＥＸＯＲゲート４０から“１”信号
を出す。該信号はアンドゲート５３を通して選択ゲート
４５に与えられる。一方選択ゲート４６はＧＮＤ（接地
）信号をキーオフサィクルでは選択し、選択ゲート４５
に与えている。そのため、該信号は全ビット０を選択し
かつラッチ回路３７に全ビット０を書き込む。鍵が押下
され続けていればイベント信号は発生されない。そして
全アドレスについて前記動作を用ない、終了すればｍ分
の１クロックはアンドゲート５１を介してフリップフロ
ツプ５２をリセットし、キーオフサィクルを終了しキー
オンサィクルに移る。またシフトレジスタ（本体）３６
の出力はｍビットシフトレジスタ４９に与えられている
。

両シフトレジスタは同一クロツクでシフトされる。その
ためシフトレジスタ（本体）３６のｍ個のアドレスにキ
ーコードが書き込まれているとサインビットは全て“１
”となる。このときシフトレジスタ４９の出力は全て“
１”となりナンド回路５０は“０”レベル信号を出力す
る。そのため、アンドゲート５１は閉じられるからｍ分
の１クロックによりフリツプフロツプはリセットされず
、再びキーオフサィクルを繰り返えす。すなわちナンド
回路５０の“０”レベル信号は全チャンネル占有を意味
し、キーオフサィクルのみの繰り返えしを行なうもので
ある。以上説明したように、本発明によれば、既に押下
されていない鍵が新たに押下されたことを検知するキー
オンサィクルと、既に押下されていた鍵が新たに鱗上さ
れたことを検知するキーオフサィクルとに分けて制御し
、かつ押下鍵に対するキーコードを懐先チャンネル数ｍ
個の時分割で出力することにより、従来の鍵が押下、雛
上を区別するのに複雑な構成と制御が必要であったのに
対し比較的に簡単な構成により鍵の検出を行ない、押下
鍵に対するキーコードを優先チャンネル数ｍ個の時分割
で出力しうるものである。

【図面の簡単な説明】

第１図は本発明の実施例の構成を示す説明図、第２図お
よび第３図は第１図の実施例の要部の詳細説明図、第４
図は第３図の１部の動作説明用波形図であり、図中、１
は鍵盤、２はマルチプレクサ、３は選択ゲート、４は選
択回路、５はシフトレジスタ、７はキーコード発生回路
、８は比較回路、９はサイクル制御回路を示す。 第１図 第２図 第３図 第４図

Claims (1)

【特許請求の範囲】
1. １ 鍵盤上の各鍵にそれぞれ特定のキーコードを指定し
   ておき、入力キーコードに対応する鍵の押下状態を検知
   するマルチプレクサから成る検知回路と、前記各鍵のキ
   ーコードを順次発生するキーコード発生回路と、前記キ
   ーコードを記憶するシフトレジスタと、該シフトレジス
   タの出力キーコードと前記キーコード発生回路の出力キ
   ーコードとを比較し一致すれば一致信号を出力する比較
   回路と、キーオンサイクルとキーオフサイクルとを区別
   制御するサイクル制御回路と、前記キーコード発生回路
   の出力キーコードと前記シフトレジスタの出力キーコー
   ドとを前記キーオンサイクル時とキーオフサイクル時に
   それぞれ選択して前記検知回路に出力するキーコード選
   択ゲートと、前記シフトレジスタの入力に接続され該シ
   フトレジスタと記憶ループを構成し、前記サイクル制御
   回路の制御信号に対応して前記キーコード発生回路の出
   力キーコードと前記シフトレジスタの出力とを選択する
   選択回路とを具え、前記検知回路によりキーオンサイク
   ル時いまだ押下されていない鍵が新たに押下されたこと
   を検知して前記シフトレジスタに前記キーコードを記憶
   せしめ、キーオフサイクル時既に押下されていた鍵が新
   たに離上されたことを検知して該鍵のキーコードに対応
   する前記記憶レジスタの内容を消去するように制御され
   ることを特徴とする電子楽器の鍵盤回路。