JPS6374100A - 波形読出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は記憶されている波形情報に基づいて楽音を生成
放音する電子楽器に関するものである。

［従来技術とその問題点］ 従来、このような電子楽器としては、外部汗を所定の周
期でサンプリングして、　Ａ−Ｄ　（アナログ−デジタ
ル）変換し、これを波形メモリに書き込んでおいて、楽
音の放音のたびごとに記憶容量の問題からこの波形メモ
リ内の一部の波形情報を繰り返し読み出すループ機能を
備えたものが実現され℃いる。

この場合、繰り返し、読み出す波形情報が、第４図に示
すように最終アドレスで波形レベルがｒＱＪ　となるゼ
ロクロスポイントとなっていれば、繰り返し読み出しを
行っても、第５図に示すように比較的なめらかな再生を
行うことができる。しかし、第６図に示すように最終ア
ドレスで波形のゼロクロスポイントがない場合には、波
形のつなぎ目が連続しないため、クリック音が発生した
り又、もとの波形の周波数と異なる周波数にて１１ｆ生
されてしまうという問題点があった。

［発明の目的］ この発１１は上述した。′１警情に鑑みてなされたもの
で、その目的とするところは、ループｇ＆濠を実行させ
たときクリ−７り音が発生せず、又周波数が変動しない
で再生を行うことのできる電子楽器を提供することにあ
る。

［発明の要点Ｊ この発明は上述した目的を達成するために、記憶波形を
径り返し読み出す際、読み出し波形が連続するように、
読み出しアドレスの先頭アドレスの補正を行うようにし
たことを要点とするものである。

［実施例の構成］ 以下、本発明の一実施例につき図面を参照して詳述する
。

本実施例では、波形メモリ３が波形情報記憶手段に、Ｃ
ＰＵＩが読み出し手段に、サウンドシステムｌＯが楽音
生成放音手段に、整数ピッチデータレジスタ１１．小数
ピッチデータレジスタ１２、整数部加算泰１８、小数部
加算器１９が歩進手段に、比較器２２が検出手段に、リ
ピートアドレスレジスタ１７、データセレクタ２３が復
帰手段に、アドレス補正レジスタ１日、ゲート２４が補
正手段に夫々対応する。

本実施例は、時分割処理による８音ポリフオニツク構成
の電子楽器で、これに応じ本実施例の各レジスタは８段
構成となっている。そして、読み出しアドレスは整数部
分と小数部分とからなっている。

第１図は電子楽器の全体回路を示すもので、図中１は電
子楽器の全ての動作を制御するＣＰＵである０図中２は
マイクロフォンであって、外部の音を収音するのに用い
、このマイク２にて収音された音は、ＣＰＵＩにてサン
プリング処理を施され波形メモリ３に記憶される。この
波形メモリ３に記憶された波形は、スイッチ部４の操作
により、ドライバ５を介しＬＣＤ６に表示される。一方
、上記スイッチ部４にて、ＬＣＤ６に表示された波形を
見ながら、波形データをくり返し読み出すための波形の
読み出し開始のアドレス、読み出しアドレスの最終アド
レス、読み出し先頭アドレスの補正を行うためのデータ
等の設定を行い、上記データは波形制ｍ８′Ｉ１７に設
定される。ここで鍵盤８の鍵を押すと、上記波形制御部
７にて波形メモリ３に記憶された波形データが読み出さ
れ、波形作成部９にて補間波形値を作成し、サウンドシ
ステム１０にて放音させる。

第２図は波形制御部７の詳細を示すもので、図中１１及
び】２は８段構成の！ｉ数ビー、チデータレジスタ及び
小数ピッチデータレジスタであって。

この整数ピッチデータレジスタｌｌ、ｚＪ４＋ピッチデ
ータ１／ジスタＪ、　２には、波形情報の読み出しアド
レスの歩進間隔を示す歩進間隔（ピッチ）データが整数
部分と小数部分とに分けて記憶されている。この整数ピ
ッチデータレジスタ１１、小数ピッチデータレジスタ１
２内の歩進間隔データは、チャンネルタイミングクロッ
ク信号ΦによってｊｌＩ次シフトされて、最終段の歩進
間隔データが、そのチャンネルタイミングのデータとし
て夫々整数部加算奉１８、小数部分１１算器１９に与え
られるとともに、整数ピッチデータレジスタ１１、小数
ピッチデータレジスタ１２に帰還人力されて、循Ｉ；保
持される。本実施例では、各チャンネルの歩進間隔デー
タはすへてｒｌ、ＯＪである。

一方、８段構成の整数アドレスデータｈ　ｌ　４、小数
アドレスレジスタ１５に１±、波形情報の記憶されてい
る波形メモリ３の１読み出しアドレスデータがやはり整
数部分と小牧部分とに分けて記憶されている、この整数
アドレスレジスタ１４、小数アドレスレジスタ１５内の
読み出しアドレスデータは、チャンネルタイミングクロ
ック信号φによって順次シフトされて、最終段の読み出
しアドレスデータが、そのチャンネルタイミングのデー
タとして波形メモリ３に与えられる。また整数アドレス
レジスタ１４、小数アドレスレジスタ１５からの読み出
しアドレスデータは、整数部分がデータセレクタ２３、
整数補正半加算″Ａ２０を介して、整数部加算器１８で
」−記整数ピッチデータレジスタ１１からの歩進間隔デ
ータの整数部分が加算されてアドレスの歩進がなされた
後、整数アドレスレジスタ１４に帰還人力され、小数部
分が小数補正全加算器２１を介して、小数部加算器１９
で上記小数ピッチデータレジスタ１２からの歩進間隔デ
ータの小数部分が加算されてアドレスの歩進がなされた
後、小数アドレスレジスタ１５に帰還入力される。小数
部加算器１９での加算で生じるキャリ信号は整数部加算
器１８に与えられて整数値への桁上げが行われる。

マタ、エンドアドレスレジスタ１３には、波形メモリ３
の読み出しアト１／スの最終アドレスが記憶されている
。このエンドアドレスレジスタ１３内の最終アドレスデ
ータは、チャンネルタイミングクロック信号φによって
順次シフトされて、最終段アドレスデータが、そのチャ
ンネルタイミングの最終アドレスデータとして比較器２
２に与えられるとともに、エンドアドレスレジスタ１３
に帰還入力されて循環保持される。

比較器２２では、エンドアドレスレジスタ１３から与え
られる最終アドレスレジスタデータと、整数ピッチデー
タレジスタ１１から与えられる読み出しアドレスデータ
の整数値とが比較され、読み出しアドレスの整数値が最
終アドレスの値以上になると、最終アドレスに達したこ
とを示す検出信号が、ゲー］・２４に開成信号としてケ
ーえられるとともに、データセレクタ２３にセ１／クト
切換信号として与えられ、データセレクタ２３の入力セ
レクタ先が整数ピッチデータレジスタ１１からリピート
アドレスレジスタ１７に切り換えられる。

さらに、リピートアドレスレジスタ１７には。

波形メモリ３の作り返しくリピート）読み出しを行うた
めの先頭アドレス（リピートアドレス）が記憶されてい
る。このリピートアドレスレジスタ１７内の先頭アドレ
スデータは、チャンネルタイミングクロック信号φによ
って順次シフトされて、最終段の先頭アドレスデータが
、そのチャンネルタイミングのデータとして出力される
とともに、リピートアドレスレジスタ１７に帰ぶ入力さ
れて循環保持される。このリピートアドレスレジスタ１
７より出力される先頭アドレスは、波形メモリ３の読み
出しアドレスが最終アドレスに達した時に、上記データ
セレクタ２３、整数補正半加算器２０、整数部加算塁１
８を介して整数アドレスレジスタ１４に入力され、読み
出しアドレスが先頭アドレスにＲされる。

アドレス補正レジスタ１６には、上記読み出しアドレス
が先頭アドレスに戻される際、波形メモリ３の１読み出
し波形が連続するように、実際の読み出し先頭アドレス
をずらして補正する補正アドレスが記憶されている。こ
のアドレス補正レジスタ１６内の補正アドレスデータは
、チャンネルタイミングクロック信号φによってｌ”４
次シフトされて、最終段の補正アドレスデータが、その
チャンネルタイミングのデータとして出力されるととも
に、アドレス補正レジスタ１６に帰口入力されて循環保
持される。このアト１／ス補正レジスタ１６より出力さ
れる補正アドレスは、上記リピートアドレスレジスタ１
７の先頭アドレスの整数ピッチデータレジスタ１１への
入力と同時に、上記ゲート２４を介して小数補正全加算
′ＬＡ２１で小数ピッチデータレジスタ１２からの読み
出しアドレスの小数値と加算され、小数部加算器１９を
介して小数ピッチデータレジスタ１２に入力され、読み
出し先頭アドレスの補正が行われる。小数補正全加算器
２１での加算で生じるキャリ信号は整数補正゛ｒ加′０
塁２０に与えられて整数値への桁りげが行われる。

［実施例の動作］ 次に本実施例の動作について述べる。

まずマイクロフォン２を用いて外部の今を収汗し、ＣＰ
ＵＩにてサンプリング処理を施し、波形メモリ３に波形
情報を記憶させる。第２図に上記波形情報の一例を示す
。

次にスイッチ部４にて、波形を表示させるための操作を
行い、ＬＣＤ６に波形メモリ３に記憶している波形情報
に基づく波形を表示させる。更に、スイッチ部４の操作
にて画面をスクロールさせ、波形値が「Ｏ」となるサン
プリングポイントを捜す、今、便宜上このサンプリング
ポイントをアドレスｒＱＪ　とする、そして、スイッチ
部４の操作にてリピートアドレスレジスタ１７にこの時
のアドレス「０」をセットする０次に、アドレス「０」
以外の箇所にて波形値がマイナスからプラスへ移るゼロ
クロスポイントの次のアドレスに対応する値「８」をエ
ンドアドレスレジスタ１３にセットする。その後、鍵盤
８の鍵を押しながら、スイッチ部４を操作して補正デー
タをアドレス補正レジスタ１６にセットする。ここにお
いて、聴感上異和感のなくなったとき、−ト記スイッチ
部４の操作を停止させる。今、補正データはｒｏ　、４
Ｊになったとする。このとき、アドレスｒＯ，４Ｊの波
形値と、アドレス「８」の波形値とは一致することにな
る。

次に、演奏モードにし鍵盤８の鍵を押すと、整数アドレ
スレジスタ１４、小数アドレスレジスタ１５の読み出し
アドレスがｒＯ、ＯＪとなっているチャンネル例えば第
１チヤンネルが指定されたものとする。第１チヤンネル
のタイミングになると、！１ｉａアドレスレジスタ１４
より「Ｏ」が出力されるから、比較器２２より検出信号
は出力されず、このためゲート２４は閉成されて小数補
正全加算器２１に補正データは与えられず、データセレ
クタ２３の入力セレクト先は整数アドレス１／ジスタ１
４に切り換えられている状態となる。

整数アドレスレジスタ１４、小数アドレスレジスタ１５
より出力されたｒｏ、０＋の読み出しアドレスは、波形
メモリ３に与えられて、アドレスｒｏ　、ｏＪの波形情
報が読み出されて送出され、同時にデータセレクタ２３
、整数補正半加算器２０と小数補正全加算器２１とを介
して整数部加算塁１８、小数部属算器１９に与えられる
。この整数部層算器１８と小数部属算器１９には、整数
ピッチデータレジスタ１１と小数ピッチデータレジスタ
１２よりｒｌ　、ＯＪの歩進間隔データが与えられてい
るので、上記ｒＯ、ＯＪの読み出しアドレスデータはｒ
ｌ　、ＯＪに歩進されて整数アドレスレジスタ１４と小
数アドレスレジスタ１５に帰還入力されていく。この処
理が繰り返されていくことにより、波形メモリ３の読み
出しアドレスデータはｒｌ、ｏ」　ｒ２．ｏ」　ｒ３．
０Ｊｒ４　、ＯＪ・・・・・・ｒ８　、ＯＪと歩進され
て、波形メモリ３より波形情報が読み出されて送出され
ていくことになる。波形メモリ３から読み出された波形
値は、波形作成部９にて補間処理が施され、サウンドシ
ステム１０にて放音される。　　。

整数アドレスレジスタ１４と小数アドレスレジスタ１５
とからの読み出しアドレスデータがｒ８．０」になると
、比較器２２より検出信号が出力されるので、！Ｉｉ数
補正補正半加算器２０、整数アドレスレジスタ１４から
の「８」ではなくリピートアドレスレジスタ１７からの
「０」がデータセレクタ２３を介して与えられ、小数補
正全加算器２１には検出信号によって開成されるアドレ
ス補正レジスタ１６からのｒｏ　、４Ｊが与えられる。

これにより、小数補正全加算器２１では小数アドレスレ
ジスタ１５からのｒｏ　、ＯＪのｒＱＪとアドレス補正
レジスタ１６からのｒｏ　、４Ｊの「４」が加算されて
小数部加算′ｒ＆１９に出力され、整数補正半加算器２
０を通じリピートアドレスレジスタ１７からの「０」が
そのまま整数部層算器１８に出力される。この整数部層
算器１８と小数部属算器１９で、ｒｌ、ＯＪの歩進間隔
データが整数補正半加算器２０と小数補正全加算器２１
からのｒｏ　、４Ｊに加算されてｒｌ、４Ｊに歩進され
、整数アドレスレジスタ１４と小数アドレスレジスタ１
５に入力される。

こうして、ｒ８．０」の読み出しアドレスの次のリピー
ト先頭アドレスはｒｌ　、ＯＪではなくｒｌ、４Ｊに補
正され、波形のリピート読み出しにあたっての波形の継
ぎ目が連続したなめらかなものとなる。この時、波形作
成部９では波形メモリ３から読み出されたアドレス「１
」の波形値と、アドレス「２」の波形値とからアドレス
ｒ１．４Ｊに対応する波形値を補間処理にて求め、サウ
ンドシステム１０に出力する。

続いて、波形メモリ３の読み出しアドレスデータがｒ２
．４Ｊ　　ｒ３．４Ｊ　　ｒ４．４Ｊ・・・・・・ｒ７
．４Ｊ　　ｒ８．４Ｊと歩進されると、同様にしてアド
レス補正レジスタ１６とリピートアドレスレジスタ１７
よりｒＱ、４」が与えられるが、今度は小数アドレスレ
ジスタ１５からの小数部は「０」ではなくｒ８．４Ｊの
「４」であるから。

小数補正全加算器２１からの出力はｒＱ、８」の「８」
となり、次の読み出しアドレスデータはｒｌ、８」　ｒ
２．８」　ｒ３．８Ｊ・・・・・・ｒ７．８」ｒ８．８
Ｊとなる。同様にして、さらに次の読み出しアドレスデ
ータはｒ２．２．＋　　ｒ３．２」ｒ４．２Ｊ・・・・
・・ｒ７．２Ｊ　　ｒ８．２Ｊ　となり、以後ｒ１．６
Ｊ　　ｒ２．６」　ｒ３．６Ｊ・・・・・・ｒ７．６．
＋　　ｒ８．６」　、　ｒ２．ｏ」　ｒ３．ＯＪ　　・
・・、、、ｒ７　、Ｏｊ　　ｒ８　、ＯＪ　と続いてい
くことになる。

なお、エンドアドレスデータは上述の「８」に限らず、
更に次のゼロクロス点以降のアト（／スの値でもよい、
又各チャンネルごとに異なる波形を読み出すようにして
もよい。更に補正手段の補正データは加算するもの以外
に減算等でもよく、上記実施例に何ら限定されるもので
はなく、このようなことは他の手段１名称についても同
様である。

［発明の効果］ この発明は以上詳細に説明したように、記憶波形の作り
返し読み出す際、読み出し波形が連続するように、読み
出レアドレスの先頭アドレスの補正を行うようにしたか
ら、波形を緑り返して読み出す際、波形の継ぎ目が連続
したものとなって。

クリック音が発生せず、又もとの波形の周波数と同じ周
波数の楽音を放音出力させることができる等の効果を奏
する。

【図面の簡単な説明】

図面は本発明の一実施例を示すもので、第１図は電子楽
器の全体回路図、第２図は波形制御部７の詳細図、第３
図は波形メモリ３の記憶波形情報を示す図、第４図は波
形メモリ３からのリピート読み出し波形を示す図、第５
図〜第８図は従来の記憶波形とリピート読み出し波形と
の対応関係を示す図である。 １・・・・・・ＣＰＵ、３・・・・・・波形メモリ、７
・・・・・・波形制御ｎ部、１０・・・・・・サウンド
システム、１１・・・・・・整数ピッチデータレジスタ
、１２・・・・・・小数ビフ・チデータレジスタ、１６
・・・・・・アドレス補正レジスタ。 １７・・・・・・リピートアドレスレジスタ、１Ｂ・・
・・・・整数部加算型、１９・・・・・・小数部加算器
、２２・・・・・・比較器、２３・・・・・・データセ
レクタ、２４・・・・・・ゲート、２５・・・・・・波
形メモリ。 ７、、、：”’、：、　、　　゛ 代理人　弁理士　　町　１）俊　正［乙；′１　、′１
］−２ｊ 第１図 全４鰭欝１ａ 第５図 ｉｔ’滉は静 第６図 ９６−トを１ケ仁し喰Ｒ’／ ｊ）σ−１−讐罐 嘉 第８図

Claims (1)

1. 【特許請求の範囲】 楽音の波形情報を記憶する波形情報記憶手段と、この波
   形情報記憶手段から波形情報を読み出す読み出し手段と
   、この読み出し手段で読み出された波形情報に応じた楽
   音を生成放音する楽音生成放音手段とを備えた電子楽器
   において、 上記読み出し手段による波形情報読み出しにあたって、
   読み出しアドレスを歩進する歩進手段と、 この歩進手段によって歩進される読み出しアドレスが繰
   り返し読み出しの最終アドレスに達したことを検出する
   検出手段と、 この検出手段の検出結果に応じて、上記歩進手段によっ
   て歩進される読み出しアドレスを繰り返し読み出しの先
   頭アドレスに戻す復帰手段と、この復帰手段による読み
   出しアドレス復帰の際、読み出し波形が連続するように
   上記先頭アドレスに対し補正を行う補正手段と を有することを特徴とする電子楽器。