JPS6034812B2 - フリツプチツプｉｃのボンデイング方法 - Google Patents
フリツプチツプｉｃのボンデイング方法Info
- Publication number
- JPS6034812B2 JPS6034812B2 JP52150561A JP15056177A JPS6034812B2 JP S6034812 B2 JPS6034812 B2 JP S6034812B2 JP 52150561 A JP52150561 A JP 52150561A JP 15056177 A JP15056177 A JP 15056177A JP S6034812 B2 JPS6034812 B2 JP S6034812B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- flip
- bonding
- wiring board
- flip chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
- H10W72/07173—Means for moving chips, wafers or other parts, e.g. conveyor belts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
- H10W72/07178—Means for aligning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、コントロールド・コラップス・ボンディング
などのようなフリツプチツプＩＣのフェースダウンボン
ディング方法に関するものである。
などのようなフリツプチツプＩＣのフェースダウンボン
ディング方法に関するものである。
一般に、フリツプチツプＩＣはダイシングによって細分
化して形成されるため、そのダーィシングされた端面を
基準にして配線基板との位置合せをしたのでは、大きな
位置合せ誤差が生じて′ボンディング位置にもずれが生
じ、ボンディング歩留が悪くなる欠点があった。
化して形成されるため、そのダーィシングされた端面を
基準にして配線基板との位置合せをしたのでは、大きな
位置合せ誤差が生じて′ボンディング位置にもずれが生
じ、ボンディング歩留が悪くなる欠点があった。
本発明の目的は、上記した従来技術の欠点をなくし、フ
リップチップＩＣのボンディング歩蟹を向上させるよう
にしたフリツブチツブＩＣのボンディング方法を提供す
るにある。
リップチップＩＣのボンディング歩蟹を向上させるよう
にしたフリツブチツブＩＣのボンディング方法を提供す
るにある。
本発明は、フリップチッブＩＣに形成された複数のはん
だバンプの位置に対応して複数の穴を穿設した位置合せ
台に、フリップチップＩＣを戦層して当該フリップチツ
プＩＣのはんだバンプを上記穴に係合させてフリップチ
ップＩＣを位置決めし、この位置決めされたフリップチ
ッブＩＣを保持手段により保持して上記フリツプチツプ
ＩＣをボンディングすべき配線基板が戦暦されている場
所まで移送し、上記保持手段を解放してフリッブチッブ
ＩＣを配線基板に搭載し、上記はんだバンプを加熱溶融
してフリップチップＩＣを配線基板にボンディングした
ことを特徴とする。
だバンプの位置に対応して複数の穴を穿設した位置合せ
台に、フリップチップＩＣを戦層して当該フリップチツ
プＩＣのはんだバンプを上記穴に係合させてフリップチ
ップＩＣを位置決めし、この位置決めされたフリップチ
ッブＩＣを保持手段により保持して上記フリツプチツプ
ＩＣをボンディングすべき配線基板が戦暦されている場
所まで移送し、上記保持手段を解放してフリッブチッブ
ＩＣを配線基板に搭載し、上記はんだバンプを加熱溶融
してフリップチップＩＣを配線基板にボンディングした
ことを特徴とする。
以下本発明を図面に示す実施例に基づいて具体的に説明
する。
する。
第１図及び第２図は、ダィシングにより細分化されて形
成されたフリップチツプにの裏面及び側面図である。図
においてフリップチツプＩＣ２には、はんだなどからな
るバンプ１が外部との電気的接続及び機械的な固定のた
めに４ケ所形成されている。次に、フリップチツプＩＣ
を厚膜などからなる配線基板の所定個所にボンディング
する方法を、第３図乃至第７図に基づいて説明する。
成されたフリップチツプにの裏面及び側面図である。図
においてフリップチツプＩＣ２には、はんだなどからな
るバンプ１が外部との電気的接続及び機械的な固定のた
めに４ケ所形成されている。次に、フリップチツプＩＣ
を厚膜などからなる配線基板の所定個所にボンディング
する方法を、第３図乃至第７図に基づいて説明する。
第３図において、３は、先端にフリップチップに２を真
空吸着したり離脱したりする真空チャックである。
空吸着したり離脱したりする真空チャックである。
４は、先端に真空チャック３を下方に向けて取付けたツ
ール支持はりで、上下Ａ方向および前後Ｂ方向に移動す
るピックアンドプレース機構を構成している。
ール支持はりで、上下Ａ方向および前後Ｂ方向に移動す
るピックアンドプレース機構を構成している。
５は、真空チャック３との相対的位置を調整するために
設けられたＸＹステージである。
設けられたＸＹステージである。
６は、フリップチップＩＣ２に形成されたはんだバンブ
ーの間隔と同一の間隔で凹形の穴を形成したチップ位置
合せ台である。
ーの間隔と同一の間隔で凹形の穴を形成したチップ位置
合せ台である。
７は、少なくとも配線導体８とボンディングベデスタル
９が形成された配線基板である。
９が形成された配線基板である。
１川ま、真空チャック３との相対的位置を調整するため
に設けられた基板用ＸＹステージである。
に設けられた基板用ＸＹステージである。
さて、ダィシングされて細分化されたフリップチップＩ
Ｃ２は、第３図に示すように、ＸＹステ−ジ５上に搭載
され、ボンディングするフリップチップＩＣ２のはんだ
バンブーがチップ位置合せ台６に形成された穴１２に係
合するようにして一定位置に位置決めされる。
Ｃ２は、第３図に示すように、ＸＹステ−ジ５上に搭載
され、ボンディングするフリップチップＩＣ２のはんだ
バンブーがチップ位置合せ台６に形成された穴１２に係
合するようにして一定位置に位置決めされる。
その後ツール支持はり４を下降させ、真空吸収ホース１
１を用いて真空チャック３にチップ２を真空吸着させた
後、ツール支持はり４を元の位置まで上昇させる。さら
に第５図に示すように、ツール支持はり４をＢ方向に後
退させ、その後、第６図に示すようにツール支持はり４
を下降させ、そしてチップ２の真空吸着を中止させるこ
とによりチップ２は第７図に示すように配線基板の所定
の位置に位置合せされる。その後加熱処理を行って接続
部のはんだバンプ１を溶融させ、配線基板８のボンディ
ングベデスタル９にフリップチップＩＣ２を接続する。
〔発明の効果〕 以上説明したように、本発明によれば、フリツプチップ
ＩＣのはんだバンプと配線基板のボンディングベデスタ
ルとの位置合せ精度を著しく向上させてボンディング不
良をなくし、ボンディング歩蟹を著しく向上させること
ができる。
１を用いて真空チャック３にチップ２を真空吸着させた
後、ツール支持はり４を元の位置まで上昇させる。さら
に第５図に示すように、ツール支持はり４をＢ方向に後
退させ、その後、第６図に示すようにツール支持はり４
を下降させ、そしてチップ２の真空吸着を中止させるこ
とによりチップ２は第７図に示すように配線基板の所定
の位置に位置合せされる。その後加熱処理を行って接続
部のはんだバンプ１を溶融させ、配線基板８のボンディ
ングベデスタル９にフリップチップＩＣ２を接続する。
〔発明の効果〕 以上説明したように、本発明によれば、フリツプチップ
ＩＣのはんだバンプと配線基板のボンディングベデスタ
ルとの位置合せ精度を著しく向上させてボンディング不
良をなくし、ボンディング歩蟹を著しく向上させること
ができる。
第１図は本発明に係るフリップチップＩＣを示す裏面図
、第２図は第１図の側面図、第３図は本発明のフリップ
チップＩＣのボンディング方法においてフリツプチツプ
ＩＣをチップ位置合せ台に位置合せした状態を示す正面
図、第４図Ａは第３図に示すチップ位置合せ台を示す平
面図、第４図Ｂは第４図Ａの１一１′断面図、第５図は
本発明のフリップチップＩＣのボンディング方法におい
て、フリップチップＩＣをツールに真空吸着した状態を
示す正面図、第６図は本発明のフリップチツプＩＣのボ
ンディング方法において、フリツプチップにを吸着した
ツールを配線基板の上方まで移動させた状態を示す正面
図、第７図は本発明のフリップチップＩＣのボンディン
グ方法において、フリップチップＩＣを配線基板にボン
ディングした状態を示した図である。 符号の説明、１・・・…はんだバンプ、２・・…・フリ
ップチップＩＣ、３……ッ−ル、４……ツール支持はり
、６・・・・・・チップ位置合せ台、７・…・・配線基
板、９……ボンディングベデスタル、１２……穴。 が’図 オＺ図 オ４図 オ３図 オ５図 才６図 矛７図
、第２図は第１図の側面図、第３図は本発明のフリップ
チップＩＣのボンディング方法においてフリツプチツプ
ＩＣをチップ位置合せ台に位置合せした状態を示す正面
図、第４図Ａは第３図に示すチップ位置合せ台を示す平
面図、第４図Ｂは第４図Ａの１一１′断面図、第５図は
本発明のフリップチップＩＣのボンディング方法におい
て、フリップチップＩＣをツールに真空吸着した状態を
示す正面図、第６図は本発明のフリップチツプＩＣのボ
ンディング方法において、フリツプチップにを吸着した
ツールを配線基板の上方まで移動させた状態を示す正面
図、第７図は本発明のフリップチップＩＣのボンディン
グ方法において、フリップチップＩＣを配線基板にボン
ディングした状態を示した図である。 符号の説明、１・・・…はんだバンプ、２・・…・フリ
ップチップＩＣ、３……ッ−ル、４……ツール支持はり
、６・・・・・・チップ位置合せ台、７・…・・配線基
板、９……ボンディングベデスタル、１２……穴。 が’図 オＺ図 オ４図 オ３図 オ５図 才６図 矛７図
Claims (1)
- １ フリツプチツプＩＣに形成された複数のはんだバン
プの位置に対応して複数の穴を穿設した位置合せ台に、
上記フリツプチツプＩＣを載置して当該フリツプチツプ
ＩＣのはんだバンプを上記穴に係合させてフリツプチツ
プにを位置決めし、この位置決めされたフリツプチツプ
ＩＣを保持手段により保持して上記フリツプチツプＩＣ
をボンデイングすべき配線基板が載置されている場所ま
で移送し、上記保持手段を解放してフリツプチツプＩＣ
を配線基板に搭載し、上記はんだバンプを加熱溶融して
フリツプチツプＩＣを配線基板にボンデイングすること
を特徴とするフリツプチツプＩＣのボンデイング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52150561A JPS6034812B2 (ja) | 1977-12-16 | 1977-12-16 | フリツプチツプｉｃのボンデイング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52150561A JPS6034812B2 (ja) | 1977-12-16 | 1977-12-16 | フリツプチツプｉｃのボンデイング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5483375A JPS5483375A (en) | 1979-07-03 |
| JPS6034812B2 true JPS6034812B2 (ja) | 1985-08-10 |
Family
ID=15499560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52150561A Expired JPS6034812B2 (ja) | 1977-12-16 | 1977-12-16 | フリツプチツプｉｃのボンデイング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6034812B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57173950A (en) * | 1981-04-17 | 1982-10-26 | Citizen Watch Co Ltd | Flip chip bonder |
-
1977
- 1977-12-16 JP JP52150561A patent/JPS6034812B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5483375A (en) | 1979-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5427301A (en) | Ultrasonic flip chip process and apparatus | |
| US5297333A (en) | Packaging method for flip-chip type semiconductor device | |
| US3724068A (en) | Semiconductor chip packaging apparatus and method | |
| TWI445108B (zh) | 接合的方法 | |
| CN103377958B (zh) | 半导体芯片的热压缩键合 | |
| JP4330821B2 (ja) | 半導体装置の製造方法 | |
| US5174021A (en) | Device manipulation apparatus and method | |
| US3722072A (en) | Alignment and bonding method for semiconductor components | |
| JPH0212849A (ja) | 集積回路チップの取付方法 | |
| TW201248807A (en) | Method for semiconductor packaging and packaging jig | |
| US5065931A (en) | Device for removing solder | |
| JPH0626227B2 (ja) | 半導体チツプの装着方法 | |
| JPH0779152B2 (ja) | フリップチップ型半導体装置の実装方法 | |
| US3918144A (en) | Bonding equipment and method of bonding | |
| JP2680364B2 (ja) | 半導体装置の製造方法 | |
| US6168971B1 (en) | Method of assembling thin film jumper connectors to a substrate | |
| JPH0414834A (ja) | はんだバンプの製造方法 | |
| JP2555720B2 (ja) | 半田バンプ部品の実装方法 | |
| JP2000349099A (ja) | はんだ接合方法および、半導体装置の製造方法 | |
| JP3336999B2 (ja) | バンプシートとこれを用いたバンプ形成装置及びバンプ形成方法 | |
| KR20060085523A (ko) | 레이저를 이용한 고출력 엘이디의 패키징 장치 | |
| JP3086125B2 (ja) | 半導体チップへのバンプ形成方法および装置 | |
| JPS6410636A (en) | Manufacture of hybrid integrated circuit | |
| KR100709129B1 (ko) | 플립 칩 패키지 제조 방법 | |
| JPS6249986B2 (ja) |