JPS6034860B2 - 回線誤り率監視方式 - Google Patents
回線誤り率監視方式Info
- Publication number
- JPS6034860B2 JPS6034860B2 JP5603578A JP5603578A JPS6034860B2 JP S6034860 B2 JPS6034860 B2 JP S6034860B2 JP 5603578 A JP5603578 A JP 5603578A JP 5603578 A JP5603578 A JP 5603578A JP S6034860 B2 JPS6034860 B2 JP S6034860B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- pulse
- error rate
- circuit
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】
本発明は、回線誤り率が高くなるにつれて誤り検出時間
を短縮し、かつ多種の回線謀り率が監視できるようにし
た回線誤り率監視方式に関する。
を短縮し、かつ多種の回線謀り率が監視できるようにし
た回線誤り率監視方式に関する。
一般に誤り率が低い場合、誤りパルスの到釆はポアリン
分布で近似され、これをもとに誤り検出確率Ｐ（ｘ）を
を求めると次式で表わされる。ｍこｎ・Ｐここで、Ｔ：
誤り検出スレショルド値 ｎ：１周期内のビット数 ｐ：誤り率 また謀発生確率Ｐｅｒ（ｘ）は次式で表わされる。
分布で近似され、これをもとに誤り検出確率Ｐ（ｘ）を
を求めると次式で表わされる。ｍこｎ・Ｐここで、Ｔ：
誤り検出スレショルド値 ｎ：１周期内のビット数 ｐ：誤り率 また謀発生確率Ｐｅｒ（ｘ）は次式で表わされる。
連続して誤りを検出したときのＰ（ｘ）はで表され、謀
発生確率Ｐｅｒ（ｘ）は で表わされる。
発生確率Ｐｅｒ（ｘ）は で表わされる。
ここでＭは連続監視回数である。正常回線に於いてＰｅ
ｒ（ｘ）が大きいと回線障害になる率が高くなるからＰ
ｅｒ（ｘ）は実回線で問題がない値まで小さくする必要
がある。Ｐｅｒ（ｘ）を小さくする方法としてはスレシ
ョルド個数Ｔを大きくすれば良いが、Ｔのみで実用上無
視できる値にするには困難で一般にはＭを増加させて実
現している。それ故従釆の回線誤り率監視方式は予定の
誤り率に対応する一定の監視周期を設けてその周期内に
誤りパルスがある個数以上到達したか否か、そしてそれ
が所定回数発生したかを判定し、発生したら警報を発す
る方式をとっている。しかしながらこの方法では検出時
間が上記監視周期のＭ倍すなわち連続監視回数に固定さ
れるため急激な誤り率の増加に対して応答が遅れ、高品
質回線を構成する上で問題がある。本発明はか）る点に
鑑み、誤り率が急激に増加する場合は検出時間が短縮さ
れるようにして、誤り率変化に即応できる監視方式を提
供しようとするものである。
ｒ（ｘ）が大きいと回線障害になる率が高くなるからＰ
ｅｒ（ｘ）は実回線で問題がない値まで小さくする必要
がある。Ｐｅｒ（ｘ）を小さくする方法としてはスレシ
ョルド個数Ｔを大きくすれば良いが、Ｔのみで実用上無
視できる値にするには困難で一般にはＭを増加させて実
現している。それ故従釆の回線誤り率監視方式は予定の
誤り率に対応する一定の監視周期を設けてその周期内に
誤りパルスがある個数以上到達したか否か、そしてそれ
が所定回数発生したかを判定し、発生したら警報を発す
る方式をとっている。しかしながらこの方法では検出時
間が上記監視周期のＭ倍すなわち連続監視回数に固定さ
れるため急激な誤り率の増加に対して応答が遅れ、高品
質回線を構成する上で問題がある。本発明はか）る点に
鑑み、誤り率が急激に増加する場合は検出時間が短縮さ
れるようにして、誤り率変化に即応できる監視方式を提
供しようとするものである。
本発明の回線誤り率監視方式は順次長くなる複数種の周
期で繰り返しリセットされて誤りパルスの計数を反復し
、その監視周期内で計数値が設定数以上になると出力を
生じる計数回路を用い、該計数回路が出力を生じるとき
はそのときの監視周期で再び計数を行なわせ、該計数回
路が設定回数だけ連続して出力を生じるとき警報を発す
るようにしたことを特徴とする。次に実施例を参照しな
がらこれを詳細に説明する。第１図は本発明の実施例を
示し、３種の監視周期で誤り率を監視できるように構成
されている。
期で繰り返しリセットされて誤りパルスの計数を反復し
、その監視周期内で計数値が設定数以上になると出力を
生じる計数回路を用い、該計数回路が出力を生じるとき
はそのときの監視周期で再び計数を行なわせ、該計数回
路が設定回数だけ連続して出力を生じるとき警報を発す
るようにしたことを特徴とする。次に実施例を参照しな
がらこれを詳細に説明する。第１図は本発明の実施例を
示し、３種の監視周期で誤り率を監視できるように構成
されている。
この図で１は入力端子で、任意の既知の誤り検出回路に
よって得られた誤りパルスＥＰが入力される。２は誤り
パルスＥＰを計数する回路で、ある設定した個数以上の
誤りパルスを計数すると出力に「１」レベルを生じ、リ
セットパルスが到来してクリャされるまでこの「１」出
力状態を保持する。
よって得られた誤りパルスＥＰが入力される。２は誤り
パルスＥＰを計数する回路で、ある設定した個数以上の
誤りパルスを計数すると出力に「１」レベルを生じ、リ
セットパルスが到来してクリャされるまでこの「１」出
力状態を保持する。
３はしジスタ回路で、計数回路２が「１一世力状態にあ
る度にこれを受付け、連続してＭ回「１」出力を受付け
ると出力端５に警報信号ＡＬＭを生じる。
る度にこれを受付け、連続してＭ回「１」出力を受付け
ると出力端５に警報信号ＡＬＭを生じる。
これは、計数回路２が「１」出力状態になれば直ちに警
報を発するようにするより、連続してＭ回繰り返し発生
して始めて警報を発するようにした方が誤警報の確率が
低くなるから、この効果を狙ったものである。なお本発
明の実施例でのＭは２〜３の値である。次に４は入出力
端に図示の如くィンバータを持つアンドゲート、６はタ
イマー回路で、基本となる誤り率監視周期ｔの他に、そ
の１′１０および１／１００の計３つの監視周期を持つ
、第２図に示す如きパルスＰ，，Ｐ２，Ｐ３を出力する
。
報を発するようにするより、連続してＭ回繰り返し発生
して始めて警報を発するようにした方が誤警報の確率が
低くなるから、この効果を狙ったものである。なお本発
明の実施例でのＭは２〜３の値である。次に４は入出力
端に図示の如くィンバータを持つアンドゲート、６はタ
イマー回路で、基本となる誤り率監視周期ｔの他に、そ
の１′１０および１／１００の計３つの監視周期を持つ
、第２図に示す如きパルスＰ，，Ｐ２，Ｐ３を出力する
。
鎖線枠７は優先順序回路で、タイマー回路６からの上記
３種の周期パルスを入力され、誤り率が低い正常状態で
は第２図に示す如くこれら３種のパルス群の各々から最
初の１パルスを取出してなるパルス列ａを出力し、これ
を計数回路２へりセットパルスとしてまたレジスタ回路
３へ読み込みパルスとして加える。優先順序回路７は、
リセットパルス到来後１回だけパルスを通過させる１種
のゲート回路１００，２００、インバーター１、オアゲ
ート１２からなる。ゲート回路１００，２００は同じ構
成で、フリップフロップ１３，１６、入力端に図示の如
くインバータを持つアンドゲート１４，１７、および通
常のアンドゲート１５，１８からなる。誤り率が低い即
ち基本となる誤、り率監視周期ｔ内の誤りパルスが設定
数に達しない状態では、先ず周期ｔのパルスＰ，がタイ
マー回路６から出力されると、これがオアゲート１２を
通って計数回路２に入り、これをクリヤする。
３種の周期パルスを入力され、誤り率が低い正常状態で
は第２図に示す如くこれら３種のパルス群の各々から最
初の１パルスを取出してなるパルス列ａを出力し、これ
を計数回路２へりセットパルスとしてまたレジスタ回路
３へ読み込みパルスとして加える。優先順序回路７は、
リセットパルス到来後１回だけパルスを通過させる１種
のゲート回路１００，２００、インバーター１、オアゲ
ート１２からなる。ゲート回路１００，２００は同じ構
成で、フリップフロップ１３，１６、入力端に図示の如
くインバータを持つアンドゲート１４，１７、および通
常のアンドゲート１５，１８からなる。誤り率が低い即
ち基本となる誤、り率監視周期ｔ内の誤りパルスが設定
数に達しない状態では、先ず周期ｔのパルスＰ，がタイ
マー回路６から出力されると、これがオアゲート１２を
通って計数回路２に入り、これをクリヤする。
またこの周期ｔのパルスＰ，はィンバータ１１で反転さ
れて「０」パルスとなり、フリツプフロツプ１３，１６
をリセットし、Ｑ出力を０、Ｑ出力を１にする。回路７
からの出力パルスａがない状態ではゲート４の出力は１
であり、従ってゲート１４，１７を閉じて周期Ｖ１０，
ｔ／１００のパルスＰ２，Ｐ３Ｃがフリツプフロツプ１
３，１６へ入力するのを禁止するが、出力パルスａが現
われると計数回路２の出力はこの場合０であるからゲー
ト４の出力は０となり、ゲート１４，１７を開く。しか
しこのパルスＰ，によるゲート１４，１７の開放は格別
意味を持たず、フリツプフロツプ１３，１６はインバー
タ１１の出力によるリセット状態をとる。次にｔ／１０
の砂後にタイマー回路６からＶＩ０Ｏの周期のパルスＰ
３が出力すると、これはアンドゲート１８、オアゲート
１２を通って回路７の出力パルスａとなり、計数回路２
のクリャを行ない、かつゲート４を通ってゲート１４，
１７の開放パルスとなる。そこでパルスＰ３はゲート１
７を通っててフリツプフロップ１６を反転させ、そのＱ
出力を１、Ｑ出力を０にする。この結果アンドゲート１
８は閉じ、そして「１」のＱ出力でゲート１７が閉じる
ので以後１／１００の周期のパルスＰ３がフリップフロ
ツプに入ることはなく、これはフリツプフロツプ１６が
パルスＰ．によりクリャされる迄続く。従ってパルスＰ
３が出力パルスａとなるのは１周期の最初の１パルスの
みである。ゲート回路１００はゲート回路２００と同じ
構成であるから動作も同じであり、ｔ／１０の周期のパ
ルスＰ２はその１周期の最初のパルスのみが出力パルス
ａとなる。出力パルスａはオアゲート１２の作用でこれ
らのパルスＰ，，Ｐ２，Ｐ３の混合したものとなるから
、第２図に示す如きパルス列となる。この結果計数回路
２は最初はｔ／１００、次はｔ／１頃洋しくは軌／１０
０、最後はｔ詳しくは敦／１０の間誤りパルスＥＰを計
数することになるが、本例では低誤り率であるからいず
れも設定数には蓮せず、従って「１」出力状態はとらず
、単に上記３種の周期で誤り率を監視しているだけであ
る。次に誤り率が増加し、例えば周期ｔ／１００では設
定数に達しないが周期ｔ／１０では設定数に達するにれ
を命。〈Ａ＜泉と賊する）と・動作鰍のようになる。即
ちパルスＰ，で計数回路２のクリヤ、フリツプフロツプ
１３，１６のリセツトが行なわれ、次いでｔ／１００の
周期パルスＰ３が出力すると、このときは計数回路２は
計数値がまだ設定値に達しないから動作は上記の通りで
あり、計数回路２のリセット等が行なわれるだけである
。しかし今回は、次のｔ／１０の周期のパルスＰ２が発
生しない間に計数回路２は設定数に達し、出力「１」状
態となる。これはゲート４の出力を１にし、ゲート１４
，１７を閉鎖させる。従って、ｔ／１現砂後にパルスＰ
２が発生するとそれはアンドゲート１５，オアゲート１
２を通って計数回路２のリセットおよびレジス夕回路３
の読み込みを行なうが、ゲート１４は通過できないから
フリップフロップ１３のリセットは行なわず、従って「
１」のＱ出力によりアンドゲート１５は開いたままとな
る。従って各１／１硯抄後に連続してパルスＰ２が出力
パルスａとなり、計数回路２のリセット、レジスタ回路
３の読み込み等を行なう。本例では誤り率が高く、各回
毎に計数回路２は出力１となるからしジスタ回路３は「
１」を繰り返し書き込まれ、所定数ｍに達すると警報信
号ＡＬＭを発生する。周期ｔ／１０での監視における誤
り発生であることは、フリップフロップ１ ３のＱ出力
８と警報信号ＡＬＭとにより判別できる。何回かは出力
「１」の状態になったがそれが所定数ｍに達しないうち
に計数回路２の計数値が設定数にならない周期が出ると
、そこで上記説明から容易に推考できるように周期ｔ／
１０での監視は打切られ、周期ｔでの監視に入る。この
周期ｔでの監視では計数回路２の計数回値は設定数に達
したとすると、レジスタ回路３には「１」が書き込まれ
、所定数に達すれば該回路は警報信号を発する。この辺
の状況を考慮すると、検出所要時間樋常帯、最大でも〔
命。十くｍ−１）ｔ〕である。更‘こ回線誤り率楯刊、
Ａ＜命。
れて「０」パルスとなり、フリツプフロツプ１３，１６
をリセットし、Ｑ出力を０、Ｑ出力を１にする。回路７
からの出力パルスａがない状態ではゲート４の出力は１
であり、従ってゲート１４，１７を閉じて周期Ｖ１０，
ｔ／１００のパルスＰ２，Ｐ３Ｃがフリツプフロツプ１
３，１６へ入力するのを禁止するが、出力パルスａが現
われると計数回路２の出力はこの場合０であるからゲー
ト４の出力は０となり、ゲート１４，１７を開く。しか
しこのパルスＰ，によるゲート１４，１７の開放は格別
意味を持たず、フリツプフロツプ１３，１６はインバー
タ１１の出力によるリセット状態をとる。次にｔ／１０
の砂後にタイマー回路６からＶＩ０Ｏの周期のパルスＰ
３が出力すると、これはアンドゲート１８、オアゲート
１２を通って回路７の出力パルスａとなり、計数回路２
のクリャを行ない、かつゲート４を通ってゲート１４，
１７の開放パルスとなる。そこでパルスＰ３はゲート１
７を通っててフリツプフロップ１６を反転させ、そのＱ
出力を１、Ｑ出力を０にする。この結果アンドゲート１
８は閉じ、そして「１」のＱ出力でゲート１７が閉じる
ので以後１／１００の周期のパルスＰ３がフリップフロ
ツプに入ることはなく、これはフリツプフロツプ１６が
パルスＰ．によりクリャされる迄続く。従ってパルスＰ
３が出力パルスａとなるのは１周期の最初の１パルスの
みである。ゲート回路１００はゲート回路２００と同じ
構成であるから動作も同じであり、ｔ／１０の周期のパ
ルスＰ２はその１周期の最初のパルスのみが出力パルス
ａとなる。出力パルスａはオアゲート１２の作用でこれ
らのパルスＰ，，Ｐ２，Ｐ３の混合したものとなるから
、第２図に示す如きパルス列となる。この結果計数回路
２は最初はｔ／１００、次はｔ／１頃洋しくは軌／１０
０、最後はｔ詳しくは敦／１０の間誤りパルスＥＰを計
数することになるが、本例では低誤り率であるからいず
れも設定数には蓮せず、従って「１」出力状態はとらず
、単に上記３種の周期で誤り率を監視しているだけであ
る。次に誤り率が増加し、例えば周期ｔ／１００では設
定数に達しないが周期ｔ／１０では設定数に達するにれ
を命。〈Ａ＜泉と賊する）と・動作鰍のようになる。即
ちパルスＰ，で計数回路２のクリヤ、フリツプフロツプ
１３，１６のリセツトが行なわれ、次いでｔ／１００の
周期パルスＰ３が出力すると、このときは計数回路２は
計数値がまだ設定値に達しないから動作は上記の通りで
あり、計数回路２のリセット等が行なわれるだけである
。しかし今回は、次のｔ／１０の周期のパルスＰ２が発
生しない間に計数回路２は設定数に達し、出力「１」状
態となる。これはゲート４の出力を１にし、ゲート１４
，１７を閉鎖させる。従って、ｔ／１現砂後にパルスＰ
２が発生するとそれはアンドゲート１５，オアゲート１
２を通って計数回路２のリセットおよびレジス夕回路３
の読み込みを行なうが、ゲート１４は通過できないから
フリップフロップ１３のリセットは行なわず、従って「
１」のＱ出力によりアンドゲート１５は開いたままとな
る。従って各１／１硯抄後に連続してパルスＰ２が出力
パルスａとなり、計数回路２のリセット、レジスタ回路
３の読み込み等を行なう。本例では誤り率が高く、各回
毎に計数回路２は出力１となるからしジスタ回路３は「
１」を繰り返し書き込まれ、所定数ｍに達すると警報信
号ＡＬＭを発生する。周期ｔ／１０での監視における誤
り発生であることは、フリップフロップ１ ３のＱ出力
８と警報信号ＡＬＭとにより判別できる。何回かは出力
「１」の状態になったがそれが所定数ｍに達しないうち
に計数回路２の計数値が設定数にならない周期が出ると
、そこで上記説明から容易に推考できるように周期ｔ／
１０での監視は打切られ、周期ｔでの監視に入る。この
周期ｔでの監視では計数回路２の計数回値は設定数に達
したとすると、レジスタ回路３には「１」が書き込まれ
、所定数に達すれば該回路は警報信号を発する。この辺
の状況を考慮すると、検出所要時間樋常帯、最大でも〔
命。十くｍ−１）ｔ〕である。更‘こ回線誤り率楯刊、
Ａ＜命。
となると、Ｖ１０Ｏの周期のパルスＰ３が出る前に計数
回路２の出力は「１」となり、こ）で回路７からパルス
Ｐ３の連続出力が始まる。ｔ／Ｉ００の各検出周期とも
計数回路２の計数値が設定数に達すればｍ回でレジスタ
回路３は警報信号ＡＬＭを出力し、周期ｔ／１００での
監視における誤り検出であることはフリッブフロップ１
６のＱ出力９と警報信号ＡＬＭとにより判別できる。こ
の場合の検出所要時間は通常ならｍｔ／，瓜最大でも志
ｏ＋（ｍ−１）ｔ〕である。以上詳細に説明したように
本発明によれば誤り率が高くなるにつれて監視周期を短
縮するようにしたので、バーストエラーなどに対しては
通常の検査時間ｍｔに対して′ｍｔ／１０、更にはｍｔ
／１００などの短期間に誤り発生を報知することができ
、しかも誤り発生はどの監視周期従ってどの様なしベル
でのそれであるかを表示することができ、通信回線の信
頼性向上に寄与する所が大きい。
回路２の出力は「１」となり、こ）で回路７からパルス
Ｐ３の連続出力が始まる。ｔ／Ｉ００の各検出周期とも
計数回路２の計数値が設定数に達すればｍ回でレジスタ
回路３は警報信号ＡＬＭを出力し、周期ｔ／１００での
監視における誤り検出であることはフリッブフロップ１
６のＱ出力９と警報信号ＡＬＭとにより判別できる。こ
の場合の検出所要時間は通常ならｍｔ／，瓜最大でも志
ｏ＋（ｍ−１）ｔ〕である。以上詳細に説明したように
本発明によれば誤り率が高くなるにつれて監視周期を短
縮するようにしたので、バーストエラーなどに対しては
通常の検査時間ｍｔに対して′ｍｔ／１０、更にはｍｔ
／１００などの短期間に誤り発生を報知することができ
、しかも誤り発生はどの監視周期従ってどの様なしベル
でのそれであるかを表示することができ、通信回線の信
頼性向上に寄与する所が大きい。
第１図は本発明の実施例を示すブロック図、第２図はそ
の動作説明用のバリス波形図である。 図面で２は計数回路、３はその警報を発するレジスタ回
路、１６はタイマー回路、７は優先順序回路である。第
２図 第１図
の動作説明用のバリス波形図である。 図面で２は計数回路、３はその警報を発するレジスタ回
路、１６はタイマー回路、７は優先順序回路である。第
２図 第１図
Claims (1)
- １ 順次長くなる複数種の周期で繰り返しリセツトされ
て誤りパルスの計数を反復し、その監視周期内で計数値
が設定数以上になると出力を生じる計数回路を用い、該
計数回路が出力を生じるときはそのときの監視周期で再
び計数を行なわせ、該計数回路が設定回数だけ連続して
出力を生じるとき警報を発するようにしたことを特徴と
する回線誤り率監視方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5603578A JPS6034860B2 (ja) | 1978-05-11 | 1978-05-11 | 回線誤り率監視方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5603578A JPS6034860B2 (ja) | 1978-05-11 | 1978-05-11 | 回線誤り率監視方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54147707A JPS54147707A (en) | 1979-11-19 |
| JPS6034860B2 true JPS6034860B2 (ja) | 1985-08-10 |
Family
ID=13015813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5603578A Expired JPS6034860B2 (ja) | 1978-05-11 | 1978-05-11 | 回線誤り率監視方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6034860B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57135540A (en) * | 1981-02-16 | 1982-08-21 | Nec Corp | Bit error detector |
| JPS57190438A (en) * | 1981-05-18 | 1982-11-24 | Nec Corp | Processing system for digital line fault information |
| JPS5844541A (ja) * | 1981-09-10 | 1983-03-15 | Fujitsu Ltd | 符号誤り判定回路 |
| JPS60169222A (ja) * | 1984-02-13 | 1985-09-02 | Nec Corp | 誤り計数回路 |
| JPS6121639A (ja) * | 1984-07-09 | 1986-01-30 | Fujitsu Ltd | ビツト・エラ−・レイト算出方法 |
| JPS61137441A (ja) * | 1984-12-07 | 1986-06-25 | Nec Corp | パルス計数装置 |
| JPS61287323A (ja) * | 1985-06-14 | 1986-12-17 | Tokyo Roki Kk | デイジタル型パルス数判定回路 |
| DE3772808D1 (de) * | 1986-04-11 | 1991-10-17 | Siemens Ag | Ueberwachungsvorrichtung zur ueberwachung des betriebzustandes von uebertragungseinrichtungen der nachrichtenuebertragungstechnik. |
-
1978
- 1978-05-11 JP JP5603578A patent/JPS6034860B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54147707A (en) | 1979-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6034860B2 (ja) | 回線誤り率監視方式 | |
| US4528553A (en) | Event detection apparatus | |
| JP2000258537A (ja) | 信号検出装置 | |
| JP2819898B2 (ja) | 通信装置のための監視回路 | |
| US3623159A (en) | Capacitive intrusion detection system | |
| JP2606425B2 (ja) | 障害状態検出回路 | |
| JP2695037B2 (ja) | エラーパルス延伸回路 | |
| SU1298750A1 (ru) | Устройство дл обнаружени сост заний в синхронизируемых дискретных блоках | |
| JP2687714B2 (ja) | 誤り率劣化検出方法及び回路。 | |
| US3942125A (en) | Digital repetition rate check circuit | |
| SU744692A1 (ru) | Устройство дл сигнализации | |
| JP2870314B2 (ja) | 伝送路誤り率劣化警報検出回路 | |
| JP2682443B2 (ja) | 磁気ディスク装置におけるアドレスマーク検出方式 | |
| JP2549152B2 (ja) | 符号誤り検出回路 | |
| JPS5856553A (ja) | 状態変化検出回路 | |
| SU1672473A1 (ru) | Устройство дл контрол последовательности импульсов | |
| JPH03259639A (ja) | フレーム同期方式 | |
| SU966914A1 (ru) | Двоичный счетчик с контролем ошибок | |
| JPS6117181B2 (ja) | ||
| JPH01120142A (ja) | 符号誤り率劣化警報回路 | |
| SU907847A1 (ru) | Устройство дл устранени дроблений принимаемых телеграфных сигналов | |
| SU1108467A1 (ru) | Регистратор последовательности логических сигналов | |
| SU564623A1 (ru) | Электронные часы с коррекцией показаний по сигналам проверки времени | |
| SU603986A2 (ru) | Устройство дл сравнени двоичных чисел | |
| JPH01212368A (ja) | パルス幅計測回路 |