JPS6035534A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6035534A
JPS6035534A JP58143863A JP14386383A JPS6035534A JP S6035534 A JPS6035534 A JP S6035534A JP 58143863 A JP58143863 A JP 58143863A JP 14386383 A JP14386383 A JP 14386383A JP S6035534 A JPS6035534 A JP S6035534A
Authority
JP
Japan
Prior art keywords
fuse
film
cut
cutting
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58143863A
Other languages
English (en)
Inventor
Toshifumi Takeda
敏文 竹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58143863A priority Critical patent/JPS6035534A/ja
Publication of JPS6035534A publication Critical patent/JPS6035534A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
    • H10W20/493—Fuses, i.e. interconnections changeable from conductive to non-conductive

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、半導体技術Ilc関し、特にヒユーズの溶
断技術T/crlAシ、たとえば半導体装置におけるヒ
ユーズの溶断に利用して有効な技術に関するものでちる
。
〔背景技術〕
例えば、256にビットのダ・rナミックRAM(ラン
ダム囃アクー1ニス中メモリ)σ)工5な半導体記憶装
置においては、メモリアレイ内の欠陥ビットな含むメモ
リ列を、予備のメモリ列と切り換えるとと罠よっ℃チッ
プの歩溜まりを向上させる目的で冗長回路が設けられる
ことがある。この冗長回路への切換えを行なうため、半
7,1体基板上に840、膜のような絶縁膜を介し−C
ポリシリコン等からなるヒユーズを形成し、このヒユー
ズの切断の有無によって設>iを行なうことが提案され
ている。この場合、ヒ、−ズは両端にtoys度の電圧
をかけて過電流を流して溶断させることができ ゛る。
ところが、過電流を流してヒーーズを溶断させた場合、
ヒユーズの切断状態が一様にならず、切断幅が非常に狭
かったり、1つのヒユーズ内で切断幅が一様でなかった
りすることがある。そのため、ヒユーズを備えた半導体
チ、ノブをパッケージに封入したとき、パッケージ内に
生ずる応力によってチップが湾曲させられ、上21.−
ズの切断部が再導通するおそれがある。1だ、半導体集
積回路においては、溶断されたヒユー・ズの成分が飛散
できるようにするため、ヒユーズの上方の眉間絶縁膜や
パシベー ンヨン膜は除去Aれ、開口部が形成サレル。
そのため、上記のごとく、ヒユーズの切断幅が狭いと、
この開口部から水分等が侵入して付着し、切断されたは
ずのヒユーズ部分が導通状態に盗れてしまうおそれがあ
る。
〔発明のU1的〕 この発明の目的は、従来にない新規な効果を奏するヒユ
ーズ技術を提供することにちる。
この発明の他の目的は、例えば半導体集積回路Ic>ケ
ルヒーーズの溶断技術に適用した場合に・一旦溶断され
たヒユーズの再導通のおそれをなくし、確実に切断状態
を維持させることができるようにすることに、ある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
木切NI宵の記述および添付図面かららきらかになるで
あろう。
〔発明の枳り四〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、この発明は、例えば半導体集積回路が形成さ
れる半導体基板上に設けられたヒユーズを溶断した後に
、少なくともヒユーズの切断部の上に熱溶融可能な絶縁
物を堆積させ、これにレーザーを照射し℃溶融させ、ヒ
ーーズの切断箇所の隙間に絶縁物を進入、介在させるこ
とにより、パッケージの内部応力によって基板が湾曲さ
れたり、開口部から水が入っ−C来てもヒーーズが再導
通されないようにするという上記目的を達成するもので
ある。
以下図面を用いてこの発明を具体的に説明する。
〔実施例〕
第1図〜第4図は本発明を半導体集積回路におけるヒユ
ーズに適用した場合の一実施例を製造プロセスとともに
示したものである。
この実施例では、シリコンチップのような一枚の半導体
基板1上に熱酸化により形成されたフィールド酸化膜2
の表面に、ヒユーズを41成するポリシリコン層がデポ
ジションされた後、ホトエツチングにより第1図に示す
ように、中央に比較的幅の狭い切断部33を有するヒユ
ーズ3が形成される(′/A2図)。
そして、このポリシリコンヒ、−−ズ3の上に熱酸化に
よI)、層間絶縁膜(Sin、膜)4が形成されり後、
その上tcPsG膜(リン・シリコン−ガラス膜)から
なる第2の層間絶縁膜5が形成される。
次に、特に制限されないが、図示しない回路素子のmt
rt用のコンタクトホールの形成と同時に、上記PSG
膜5にヒユーズ両端部のアルミ配線とのコンタクトホー
ル5a、5aおよびヒューズ3上方部の開口51)が形
成される。それから、アルミ蒸着を行なって配線6を形
成した後、PSG膜5上にパシベーション膜7がプラズ
マデボジンクン等により形成され、しかる後パシベーシ
ョン属7および層間絶縁膜4に開口部7aと4aが形成
されてヒユーズ3の切断部3aが露出される(第3図)
。
こσ)状態で、上記アルミ配線6に接続されたパッド(
図示省略)にプローブを当−’C’Cヒネーズ30両端
にIUV程度の電圧を印加して過電流を流しCやる。す
ると、ヒーーズ3の最も断面積の小さな切断部3aがジ
ュール熱に工っで溶融され・開口部7aから溶j泗され
たポリシリコンが飛散されて切断される。
従来の半導体集積回路では、上記ヒユーズの切断が終了
すると開口部7aはそのま捷の状態にされていたため、
ヒ、−ズ3の切断箇所の幅が狭いと、半導体基板1がパ
ッケージに封入された際に、パッケージ内ズ 切断箇所が再導通されるおそれがあった。また、最近、
ICにプラスチックパッケージが採用されるよう罠なっ
てきているが、プラスチックパッケージにおいては水が
侵入し易いので、ヒユーズの開口部7aが七のままにさ
れていると、ヒユーズ30表面に水分が付着し、切断箇
所が再導通されるおそれが多くなる。
しかるにこの実施例では、上記ヒユーズ3を切断した後
に、基板上に熱溶融可能な例えばPSG膜のような絶縁
膜8を形成し、ヒユーズ3の切断部3aの部分以外のP
P;Gfgを除去した後、残ったPSG膜8にレーザー
な照射させて溶融させるようにしている。そのため、溶
融したPSGが、第4図のととくヒ・、−ズ3の切断箇
所Aの隙間に入り込み硬化される。そσ)結果、基板l
の湾曲や開口部7aへの水の侵入&Cよるヒユーズ3の
切断箇所の再導通が防止される。
上記ヒユーズ3の切断部3a上に破口されたPSG膜8
は、上記のごとくレーザー照射による溶融前に不用f!
、部分を除去しCもよいし、あるいは、溶融処理後九不
用な部分を除去するよう九してもよい。
上記絶縁膜8としては、上記PSG膜の代わりに、CV
D法(ケミカル・ベイバー−デポジション法)により形
成されるSin、膜や、プラズマ・デポジションにより
形成される5in2膜もしくはS i 、 N、膜等の
熱溶融可能な物質であれば何でもよいが、層間絶縁膜や
パシベーション膜に使用されているものと同じものを使
用すれば、プロセス技術を大幅に変更することなく絶縁
膜8を形成することができる。
寸だ、実施例のととくヒユーズ切断後に、切断部3aの
ト(・C絶ね膜8を被Gさせるようにした場合、月別に
よっては絶縁膜8の形成と同時に切断箇所の隙間AIC
絶縁物を進入させて再導通の防止を図ることもできるが
、実施例のごとく絶縁膜8にレーザーを照射して溶融さ
せ、切断箇所の隙間にしっかりと進入をせた力が、再導
通を確実に防止することができる。
なお、ポリシリコンをキャパシタの電極として使用した
り、あるいは配線もしくは抵抗として使用しているよう
な半導体集積回路においてヒユーズを必要とするものに
、本発明を適用する場合には、上記ポリシリフン層、−
ズはそれらの電極もしくは配線等のポリシリフン層と同
時+c影形成ることが可能である。
更に、実施例ではヒユ一ズ3がポリシリコンC借成され
ているが、これに限定さJlろもσ)では沿く、アルミ
等からなるヒユーズにも適用することができる。
〔効 果〕 半導体基板上に設けらす1だヒユーズを溶断した後に、
少なくともヒーーズの切断部の十に熱溶融可能な絶縁物
を准費させ、これにレーザーを照射して溶融させるよう
にしたので、ヒユーズσ】切断箇所の隙間に絶縁物が進
入し介在されるようになるという作用により、パンケー
ジに封入された際に内部応力によって基板が湾曲さり、
たり、ヒー・−ズ部分の開0部から水が入って来ても、
ヒユーズが再導通されることがない。その結果、ヒユー
ズを有する半導体装置の信頼性が向上されるという効果
がある。
以上本発明者によってなされた発明を実施例罠もとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で往々変更可
能であることはいうまでもない〇 例えば、上記実施例では電流によってヒユーズが切断さ
れるようにされているが、レーザーによって切断される
ようにされたものであっ℃もよい。
〔利用分野〕
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体装置における
ヒユーズ溶断技術について説明したが、それに限定され
るものではなく、たとえば・配線基板管に設けられるヒ
ユーズの溶断技術などにも適用できる。
【図面の簡単な説明】
第1図は本発明が適用さiLるヒ5.−ズの搭成の一例
を示す平面図・ 第2図〜第4図は本発明に係るヒユーズ装置を半導体集
積回路に適用した場合の一実施例を製造工程順に示した
断面図でを)る。 l・・・基板(半導体基板)、2・・・フィールド酸化
膜、3・・・ヒユーズ、3a・・・切断部、4,5・・
・層間絶縁膜(S i O,膜、PSGlli) 、4
a−=層間絶員膜開口部、6・・電極、7・・バシベー
シ+17膜、7a・・・パシベーション膜開口部、8・
・絶縁物(絶縁膜)。 代理人 弁理士 高 橋 明 夫

Claims (1)

  1. 【特許請求の範囲】 ■、基板上に平面的に形成されたヒーーズの少なくとも
    切断部の上に熱溶融可能な絶縁物を被覆させたことを特
    徴とする半導体装置。 2、 −IJe4色縁物左縁物−ズ切断後に切断部の上
    に被覆されるようにしたことを’l?徴と−4−る特許
    請求の範囲第1項記載Q)半導体装置。 8、上記絶縁物がヒーーズ切断後+4−レーザー照射に
    よっ゛〔溶融され、切断部VC進入するようにされたこ
    とを特徴とする特許請求の範囲第1項もしくは第2項記
    載の半導体装置。 4、半導体年債回路が形成される半導体基板を有する半
    導体装置において、基板表面上に形成されるいずれか一
    つの絶縁膜と同一の材料からなる絶縁物をヒユーズ切断
    部の上に被覆させるようにしたことを特徴とする特許請
    求の範囲@i項項第第2項しくは第3項記載の半導体装
    置。
JP58143863A 1983-08-08 1983-08-08 半導体装置 Pending JPS6035534A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58143863A JPS6035534A (ja) 1983-08-08 1983-08-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58143863A JPS6035534A (ja) 1983-08-08 1983-08-08 半導体装置

Publications (1)

Publication Number Publication Date
JPS6035534A true JPS6035534A (ja) 1985-02-23

Family

ID=15348729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58143863A Pending JPS6035534A (ja) 1983-08-08 1983-08-08 半導体装置

Country Status (1)

Country Link
JP (1) JPS6035534A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5279984A (en) * 1988-09-30 1994-01-18 Mitsubishi Denki Kabushiki Kaisha Method for producing a semiconductor integrated circuit device in which circuit functions can be remedied or changed
KR20140090314A (ko) * 2013-01-03 2014-07-17 삼성디스플레이 주식회사 기판 수리 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5279984A (en) * 1988-09-30 1994-01-18 Mitsubishi Denki Kabushiki Kaisha Method for producing a semiconductor integrated circuit device in which circuit functions can be remedied or changed
KR20140090314A (ko) * 2013-01-03 2014-07-17 삼성디스플레이 주식회사 기판 수리 방법

Similar Documents

Publication Publication Date Title
EP0128675B1 (en) A method of fabricating an integrated circuit having multi-layer wiring with a fuse and a fuse opening
EP0162145B1 (en) Method of melting a fuse using a laser beam
EP0112675B1 (en) A link structure selectively activable to create a conducting link in an integrated circuit
EP0083211B1 (en) Semiconductor device with fuse
JPH10270566A (ja) レーザ溶断導線を有する固体回路とその固体回路の製造方法
JPH061793B2 (ja) 集積回路の相互接続配線網を形成する多層配線導体間をレ−ザプログラミングにより接続する方法およびこの方法を応用して得られる集積回路
KR100405027B1 (ko) 집적회로장치의퓨즈구조물및그의제조방법
JPH01184861A (ja) レーザ光によるトリミング方法
GB2237446A (en) Fuse for a semi-conductor device
JPS584819B2 (ja) ハンドウタイソウチ
JPH05506956A (ja) 電気部品(ヒューズ)及びその製造法
JP4621319B2 (ja) ヒューズ構造体およびその製造方法
JPS6084837A (ja) 半導体集積回路装置
TWI714713B (zh) 半導體裝置
JPH0969570A (ja) 半導体装置及びその製造方法
SU1012370A1 (ru) Резистор-предохранитель
JPS6084835A (ja) ヒユ−ズ処理方法
CA1240410A (en) Bonding method of semiconductor device
JPH01295439A (ja) 半導体装置
JPH0616536B2 (ja) ヒューズromを有する半導体装置及びヒューズromの導通方法
JPS5989434A (ja) 半導体装置
JPS5987736A (ja) 半導体記憶装置
KR100325300B1 (ko) 퓨즈 및 그의 제조 방법
JPS6038836A (ja) 半導体装置
JPH0350756A (ja) 半導体集積回路の製造方法