JPS6084835A - ヒユ−ズ処理方法 - Google Patents
ヒユ−ズ処理方法Info
- Publication number
- JPS6084835A JPS6084835A JP58192360A JP19236083A JPS6084835A JP S6084835 A JPS6084835 A JP S6084835A JP 58192360 A JP58192360 A JP 58192360A JP 19236083 A JP19236083 A JP 19236083A JP S6084835 A JPS6084835 A JP S6084835A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- state
- film
- oxide film
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
- H10W20/493—Fuses, i.e. interconnections changeable from conductive to non-conductive
- H10W20/494—Fuses, i.e. interconnections changeable from conductive to non-conductive changeable by the use of an external beam, e.g. laser beam or ion beam
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、ヒユーズ技術さらにはヒユーズの処理技術
に関し、たとえば半導体装置におけるヒユーズの形成、
処理に利用して有効な技術に関するものである。
に関し、たとえば半導体装置におけるヒユーズの形成、
処理に利用して有効な技術に関するものである。
例えば、２５６にビットのダイナミックＲＡＭ（ランダ
ム・アクセス・メモリ）のような半導体記憶装置におい
ては、メモリアレイ内の欠陥ビットを含むメモリ列を、
予備のメモリ列と切り換えることによってチップの歩留
まりを向上させる目的で冗長回路が設けられることがあ
る。この冗長回路への切換えを行なうため、半導体基板
上にＳｉｎ、膜のような絶縁膜を介してポリシリコン等
からなるヒユーズを形成し、このヒーーズの切断の有無
によって設定を行なうことを考えた。この場合、ヒユー
ズは両端に２０Ｖ程度の電圧をかけて過電流を流しある
いはレーザーを照射することによりて溶断させることが
できる。
ム・アクセス・メモリ）のような半導体記憶装置におい
ては、メモリアレイ内の欠陥ビットを含むメモリ列を、
予備のメモリ列と切り換えることによってチップの歩留
まりを向上させる目的で冗長回路が設けられることがあ
る。この冗長回路への切換えを行なうため、半導体基板
上にＳｉｎ、膜のような絶縁膜を介してポリシリコン等
からなるヒユーズを形成し、このヒーーズの切断の有無
によって設定を行なうことを考えた。この場合、ヒユー
ズは両端に２０Ｖ程度の電圧をかけて過電流を流しある
いはレーザーを照射することによりて溶断させることが
できる。
ところが、過電流を流し１とニーズを溶断させた場合、
ヒユーズの切断状態が一様にならず、切断幅が非常に狭
かったり、あるいは飛び飛びの状態で切断されていたり
することがある。そのため、ヒユーズを備えた半導体チ
ップをパッケージに封入したとき、パッケージ内に生ず
る応力によってチップが湾曲させられ、ヒユーズの切断
部が再導通させられるおそれがある。また、半導体集積
回路においては、溶断されたヒーーズの成分が飛散でき
るようにするため、ヒユーズの上方の層間絶縁膜やパッ
シベーション膜は除去さ２ｔ、開口部が形成される。そ
のため、上記のごとく、ヒユーズの切断幅が狭いと、こ
の開口部から水分等が侵入して付着し、切断されたはず
のヒユーズ部分が導連状態にされてしまうおそれがある
。
ヒユーズの切断状態が一様にならず、切断幅が非常に狭
かったり、あるいは飛び飛びの状態で切断されていたり
することがある。そのため、ヒユーズを備えた半導体チ
ップをパッケージに封入したとき、パッケージ内に生ず
る応力によってチップが湾曲させられ、ヒユーズの切断
部が再導通させられるおそれがある。また、半導体集積
回路においては、溶断されたヒーーズの成分が飛散でき
るようにするため、ヒユーズの上方の層間絶縁膜やパッ
シベーション膜は除去さ２ｔ、開口部が形成される。そ
のため、上記のごとく、ヒユーズの切断幅が狭いと、こ
の開口部から水分等が侵入して付着し、切断されたはず
のヒユーズ部分が導連状態にされてしまうおそれがある
。
この発明の目的は、従来にない新規な効果を奏するヒユ
ーズ技術を提供することにある。
ーズ技術を提供することにある。
この発明の他の目的は、例えば半導体集積回路における
ヒーーズの処理技術に適用した場合に、溶断されたヒユ
ーズの再導通による設定状態の変化のおそれをな（し、
確実に設定状態を維持させることかできるようにするこ
とにある。
ヒーーズの処理技術に適用した場合に、溶断されたヒユ
ーズの再導通による設定状態の変化のおそれをな（し、
確実に設定状態を維持させることかできるようにするこ
とにある。
この発明の他の目的は、例えば半導体集積回路における
状態設定用のヒユーズに適用した場合に、そのヒユーズ
の耐食性を向上させることにある。
状態設定用のヒユーズに適用した場合に、そのヒユーズ
の耐食性を向上させることにある。
本発明の前記ならびＫそのほかの目的と新規な特徴は、
本明細書の記述および霜付図面からあきらかになるであ
ろう。
本明細書の記述および霜付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、この発明は、例えば半導体集積回路におい℃
状態設定用に設けられたヒーーズの一部を酸化物に変化
させることによっ℃その抵抗値を変え℃状態の設定を行
なえるように一′ｆることにより、ヒユーズ溶断に伴な
う再導通状態の発生等のおそれをなくし、確実に初期の
設定状態を維持させることができるようにする。また、
併せて、抵抗値の変化処理のされないヒユーズについて
もその表面ヲ酸化させることによりて耐食性を向上させ
るという上記目的を達成するものである。
状態設定用に設けられたヒーーズの一部を酸化物に変化
させることによっ℃その抵抗値を変え℃状態の設定を行
なえるように一′ｆることにより、ヒユーズ溶断に伴な
う再導通状態の発生等のおそれをなくし、確実に初期の
設定状態を維持させることができるようにする。また、
併せて、抵抗値の変化処理のされないヒユーズについて
もその表面ヲ酸化させることによりて耐食性を向上させ
るという上記目的を達成するものである。
以下図面を用いてこの発ａＡｔ具体的に説明する。
第１図およびｔＪｒ、２図は、本発明を半導体集積回路
における状態設定用のヒユーズに適用した場合の一実施
例を示すものである。
における状態設定用のヒユーズに適用した場合の一実施
例を示すものである。
この実施例では、シリコンチップのような一枚の半導体
基板１の主面に、熱酸化によりフィールド酸化膜２が形
成され、この酸化膜２の表面にＣＶＤ法によりＰＳＧ膜
（リン・シリコン・ガラス膜）のような層間絶縁膜３が
形成され又いる。そして、この層間絶縁膜３上に、図示
しない回路素子間Ｙ接続する配線を構成するためのアル
ミニウム層が蒸着され、ホトエツチングによる配線形成
と同時に、第１図に示すように、中央に幅の狭い処理部
４ａを有するヒユーズ４が形成さｔｔ−ｃいる。
基板１の主面に、熱酸化によりフィールド酸化膜２が形
成され、この酸化膜２の表面にＣＶＤ法によりＰＳＧ膜
（リン・シリコン・ガラス膜）のような層間絶縁膜３が
形成され又いる。そして、この層間絶縁膜３上に、図示
しない回路素子間Ｙ接続する配線を構成するためのアル
ミニウム層が蒸着され、ホトエツチングによる配線形成
と同時に、第１図に示すように、中央に幅の狭い処理部
４ａを有するヒユーズ４が形成さｔｔ−ｃいる。
また、上記ヒユーズ４の上には、Ｓｉｎ、等からナルフ
ァイナルバッジベージ目ン膜５がプラズマデポジション
等により形成される。そして上記ヒユーズ４の処理部４
ａ上方のパッシベーション膜５が、ホトエツチングによ
り一部除去されて開口部５ａが形成され、上記ヒユーズ
４の処理部４ａが露出されている。
ァイナルバッジベージ目ン膜５がプラズマデポジション
等により形成される。そして上記ヒユーズ４の処理部４
ａ上方のパッシベーション膜５が、ホトエツチングによ
り一部除去されて開口部５ａが形成され、上記ヒユーズ
４の処理部４ａが露出されている。
上記のごとく構成されたヒーーズ４は、配線と同一のア
ルミニウム層によって形成されているため、プロセスを
追加することなく形成することができるとともに、次の
ような方法により比較的容易に状態の設定を行なうこと
ができる。すなわち、上記ヒユーズ４は、半導体基板１
を酸化＊囲気中に置いて、開口部５ａからヒユーズ中央
の処理部４ａに適当な強さのレーザーを適当な時間だけ
照射してやることにより、第３図にドツトで示されてい
るごとく処理部４ａをアルミナ（ＡＩ！ｔ’ｓ）に変化
させることができる。このようにして、処理部４ａがア
ルミナ化されるとその抵抗値が非常に高くなるので、回
路のｔａ電圧Ｖｃｃ−７８８間にこのヒユーズ４と直列
に接続された抵抗素子を組み合わせてなる状態設定回路
における両者の接続ノードのレベルを、ヒーーズ４の抵
抗値の変化により変えてやることができる。従って、そ
の接続ノ−ドの電位ｔ、適当な論理しきい値電圧を有す
るインバータ等の入力信号とすることにより冗長回路を
備えた半導体記憶装置における冗長回路の切換え信号と
することができる。しかも、ヒユーズの溶断によって状
態の設定が行なわれるわけではないため、基板に加わる
応力によって再導通状態にされるようなこともない。
ルミニウム層によって形成されているため、プロセスを
追加することなく形成することができるとともに、次の
ような方法により比較的容易に状態の設定を行なうこと
ができる。すなわち、上記ヒユーズ４は、半導体基板１
を酸化＊囲気中に置いて、開口部５ａからヒユーズ中央
の処理部４ａに適当な強さのレーザーを適当な時間だけ
照射してやることにより、第３図にドツトで示されてい
るごとく処理部４ａをアルミナ（ＡＩ！ｔ’ｓ）に変化
させることができる。このようにして、処理部４ａがア
ルミナ化されるとその抵抗値が非常に高くなるので、回
路のｔａ電圧Ｖｃｃ−７８８間にこのヒユーズ４と直列
に接続された抵抗素子を組み合わせてなる状態設定回路
における両者の接続ノードのレベルを、ヒーーズ４の抵
抗値の変化により変えてやることができる。従って、そ
の接続ノ−ドの電位ｔ、適当な論理しきい値電圧を有す
るインバータ等の入力信号とすることにより冗長回路を
備えた半導体記憶装置における冗長回路の切換え信号と
することができる。しかも、ヒユーズの溶断によって状
態の設定が行なわれるわけではないため、基板に加わる
応力によって再導通状態にされるようなこともない。
第４図は、ポリシリコンヒユーズにおける溶断処理に相
当する上記レーザーによる高抵抗化処理の１よされない
ヒーーズ４′の耐食性を向上させた構ｍ’ｌ示す。丁な
わち、このヒーーズ４′は、その表面が薄い酸化膜（Ａ
７！ｔ Ｕｓ） ６に覆われた構造となっている。この
酸化膜６は、上記と同様に酸素雰囲気中でヒユーズ４０
表面にレーザーを照射することにより形成することがで
きる。この場合、上記のごとく処理部４ａを完全にアル
ミナに変化させて高抵抗化する場合よりもレーザーの照
射時間を短くしてやることにより、ヒユーズ４０表面の
みを酸化させてＡｌｔｏｓ膜６を形成することができる
。
当する上記レーザーによる高抵抗化処理の１よされない
ヒーーズ４′の耐食性を向上させた構ｍ’ｌ示す。丁な
わち、このヒーーズ４′は、その表面が薄い酸化膜（Ａ
７！ｔ Ｕｓ） ６に覆われた構造となっている。この
酸化膜６は、上記と同様に酸素雰囲気中でヒユーズ４０
表面にレーザーを照射することにより形成することがで
きる。この場合、上記のごとく処理部４ａを完全にアル
ミナに変化させて高抵抗化する場合よりもレーザーの照
射時間を短くしてやることにより、ヒユーズ４０表面の
みを酸化させてＡｌｔｏｓ膜６を形成することができる
。
上記のようにヒユーズ４の表面が酸化膜６で覆われ又い
るとアルミナ（Ａ７！２０ｇ）は水分に対する耐食性が
高いので、開口部５ａより侵入した水分によりヒユーズ
４が腐食されるのを防止することができる。ポリシリコ
ンヒユーズの代わりにアルミヒユーズを用いると、アル
ミニウムがポリシリコンに比べて水分に対する耐食性が
低いため、ヒユーズ４が腐食され易くなるおそれかあ２
）が、上記のごとく表面に酸化膜６を形成−１−ること
によってこれを防止することができる。
るとアルミナ（Ａ７！２０ｇ）は水分に対する耐食性が
高いので、開口部５ａより侵入した水分によりヒユーズ
４が腐食されるのを防止することができる。ポリシリコ
ンヒユーズの代わりにアルミヒユーズを用いると、アル
ミニウムがポリシリコンに比べて水分に対する耐食性が
低いため、ヒユーズ４が腐食され易くなるおそれかあ２
）が、上記のごとく表面に酸化膜６を形成−１−ること
によってこれを防止することができる。
ｌＲに、最近はコストダウンを図るためプラスチックパ
ッケージが使用されることが多くなって米ており、プラ
スチックパック゛−ジは水が侵入し易いという欠点を有
し又いる。ところが、」−記実施例によればヒーーズ４
の耐食性が向上されるため、開口部５ａから侵入した水
分によるヒユーズの腐食、断線のおそれがなくなるとい
う利点がある。
ッケージが使用されることが多くなって米ており、プラ
スチックパック゛−ジは水が侵入し易いという欠点を有
し又いる。ところが、」−記実施例によればヒーーズ４
の耐食性が向上されるため、開口部５ａから侵入した水
分によるヒユーズの腐食、断線のおそれがなくなるとい
う利点がある。
なお、上記実施例では、層間絶縁膜３上にアルミヒユー
ズ４が形成されているが、フィールド酸化膜２上に直接
アルミヒユーズ４を形成するようにし℃もよい。
ズ４が形成されているが、フィールド酸化膜２上に直接
アルミヒユーズ４を形成するようにし℃もよい。
また、上記ヒユーズ４０表面の酸化膜６はチップ上に複
数個設けられたヒーーズ４に対シーっずつレーザーを照
射して形成させる代わりに、プラズマＯＶＤ装置のよう
な装置を用いてプラズマ酸化を行ない、複数のヒーーズ
４の表面に同時に酸化膜６を形成させるようにしてもよ
い。
数個設けられたヒーーズ４に対シーっずつレーザーを照
射して形成させる代わりに、プラズマＯＶＤ装置のよう
な装置を用いてプラズマ酸化を行ない、複数のヒーーズ
４の表面に同時に酸化膜６を形成させるようにしてもよ
い。
また、レーザーによる酸化の代わりに、陽極酸化法を用
いてヒユーズ４を酸化させるようにすることもできる。
いてヒユーズ４を酸化させるようにすることもできる。
さらに、上記実施例では、−例として半導体記憶装置に
おける冗長回路への切換え信号を発生するための状態設
定回路用のヒユーズに適用したものについて説明したが
、この発明はヒユーズ表面いて状態の設定を行なうよう
にしたすべての回路。
おける冗長回路への切換え信号を発生するための状態設
定回路用のヒユーズに適用したものについて説明したが
、この発明はヒユーズ表面いて状態の設定を行なうよう
にしたすべての回路。
例えば０ＯＤＥＯ（符号器−復号器）のよりなＡ／Ｄ、
Ｄ／Ａ変換器を備えた半導体集積回路において、Ａ／Ｄ
、Ｄ／Ａ変換器に供給される基準電圧発生回路に使用さ
れる電圧調整用のヒユーズ等にも適用することができる
。
Ｄ／Ａ変換器を備えた半導体集積回路において、Ａ／Ｄ
、Ｄ／Ａ変換器に供給される基準電圧発生回路に使用さ
れる電圧調整用のヒユーズ等にも適用することができる
。
半導体基板の主面に平面的に形成された状態設定用のヒ
ユーズの一部ヲ酸化物に変化させることによってその抵
抗値を変えて状態の設定を行なうようにしたので、ヒユ
ーズに切断箇所を生じさせることなく状態の設定を行な
えるという作用により、パッケージングの際に、半導体
基板内に生ずる応力によって切断された箇所が接触した
り、パッシベーション膜の開口部から侵入した水分が付
着することにより、ヒユーズが再導通状態されるような
ことがなくなり、確実に初期の設定状態を維持させるこ
とができるという効果がある。
ユーズの一部ヲ酸化物に変化させることによってその抵
抗値を変えて状態の設定を行なうようにしたので、ヒユ
ーズに切断箇所を生じさせることなく状態の設定を行な
えるという作用により、パッケージングの際に、半導体
基板内に生ずる応力によって切断された箇所が接触した
り、パッシベーション膜の開口部から侵入した水分が付
着することにより、ヒユーズが再導通状態されるような
ことがなくなり、確実に初期の設定状態を維持させるこ
とができるという効果がある。
また、半導体基板上に平面的に形成された状態設定用の
ヒユーズのうち抵抗値の変化処理のなされないヒユーズ
の表面に酸化膜を形成させるようにしたので、ヒユーズ
表面の酸化膜が開口部から侵入した水分等に対する保砕
膜となるという作用により、ヒーーズの腐食を防止する
ことができるという効果がある。
ヒユーズのうち抵抗値の変化処理のなされないヒユーズ
の表面に酸化膜を形成させるようにしたので、ヒユーズ
表面の酸化膜が開口部から侵入した水分等に対する保砕
膜となるという作用により、ヒーーズの腐食を防止する
ことができるという効果がある。
さらに、上記ヒユーズを半導体集積回路における配線形
成用のアルミニウム層で構成することにより、プロセス
を追加することなくヒユーズを形成することができると
ともに、アルミニウムは比較的酸化され易いので、ヒユ
ーズ形成後における状態設定のための酸化処理が容易に
行なえるという効果がある。
成用のアルミニウム層で構成することにより、プロセス
を追加することなくヒユーズを形成することができると
ともに、アルミニウムは比較的酸化され易いので、ヒユ
ーズ形成後における状態設定のための酸化処理が容易に
行なえるという効果がある。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定さｔし
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
具体的に説明したが、本発明は上記実施例に限定さｔし
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
例えば、上記実施例ではヒユーズを配線形成用のアルミ
ニウム層で構成しているが、アルミニウム以外の金属や
ポリシリコン等でヒーーズを構成することも可能である
。
ニウム層で構成しているが、アルミニウム以外の金属や
ポリシリコン等でヒーーズを構成することも可能である
。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体集積回路につ
いて説明したが、それに限定されるものではなく、たと
えば、配線基板等に設けられるヒユーズの形成、処理技
術などにも適用できる。
をその背景となった利用分野である半導体集積回路につ
いて説明したが、それに限定されるものではなく、たと
えば、配線基板等に設けられるヒユーズの形成、処理技
術などにも適用できる。
第１図は本発明に係るヒユーズの構成の一実施例を示す
平面図、 第２図は第１図における…−ＩＩ紗断面同断面図図はそ
のヒユーズの酸化処理（高抵抗化）後の状態を示す断面
図、 第４図はヒユーズの表面のみ’＆ｆｆ化して耐食性ン向
上させた状態を示す断面図である。 １・・・半導体基板、２・・・フィールド酸化膜、３・
・・層間絶縁膜、４・・・ヒーーズ、４ａ・・・処理部
、５・・・パッシベーション膜、５ａ・・・開口部、６
・・・ｆｆ化膜（ＡＡ！ｔｅａ膜）。 第１図 ｄ 第 ２ 図 第 ３ 図 ／ 第 ４ 図
平面図、 第２図は第１図における…−ＩＩ紗断面同断面図図はそ
のヒユーズの酸化処理（高抵抗化）後の状態を示す断面
図、 第４図はヒユーズの表面のみ’＆ｆｆ化して耐食性ン向
上させた状態を示す断面図である。 １・・・半導体基板、２・・・フィールド酸化膜、３・
・・層間絶縁膜、４・・・ヒーーズ、４ａ・・・処理部
、５・・・パッシベーション膜、５ａ・・・開口部、６
・・・ｆｆ化膜（ＡＡ！ｔｅａ膜）。 第１図 ｄ 第 ２ 図 第 ３ 図 ／ 第 ４ 図
Claims (1)
- 【特許請求の範囲】 １、基板の一生面上に平面的に形成された状態設定用の
ヒユーズの一部を酸化物忙変化させることによってその
抵抗値を変えて状態の設定を行なえるようにしたことを
特徴とするヒユーズ処理方法。 ２、上記ヒユーズのうち高抵抗化されないものの表面に
酸化膜を形成させることによってヒユーズの耐食性を向
上させるようにしたことｔ特徴とする特許請求の範囲第
１項記載のヒユーズ処理方法。 ３、上記ヒユーズを半導体集積回路における配線形成用
のアルミニウム層で構成するとともに、酸素雰囲気中で
このアルミヒユーズの一部にレーザーを照射してアルミ
ナに変化させることによって状態の設定を行なえるよう
にしたことを特徴とする特許請求の範囲第１項もしくは
第２項記載のヒユーズ処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58192360A JPS6084835A (ja) | 1983-10-17 | 1983-10-17 | ヒユ−ズ処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58192360A JPS6084835A (ja) | 1983-10-17 | 1983-10-17 | ヒユ−ズ処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6084835A true JPS6084835A (ja) | 1985-05-14 |
Family
ID=16289979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58192360A Pending JPS6084835A (ja) | 1983-10-17 | 1983-10-17 | ヒユ−ズ処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6084835A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6339250B1 (en) | 1998-07-06 | 2002-01-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JP2007515057A (ja) * | 2003-11-04 | 2007-06-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 構造体及びレーザヒューズのプログラミング |
| JP2008034838A (ja) * | 2006-07-07 | 2008-02-14 | Semiconductor Energy Lab Co Ltd | ヒューズメモリを搭載した半導体装置 |
| JP2009062587A (ja) * | 2007-09-07 | 2009-03-26 | Global Mach Kk | アルミナ層形成方法及び基材の皮膜 |
-
1983
- 1983-10-17 JP JP58192360A patent/JPS6084835A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6339250B1 (en) | 1998-07-06 | 2002-01-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JP2007515057A (ja) * | 2003-11-04 | 2007-06-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 構造体及びレーザヒューズのプログラミング |
| JP4871132B2 (ja) * | 2003-11-04 | 2012-02-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 構造体及びその形成方法 |
| JP2008034838A (ja) * | 2006-07-07 | 2008-02-14 | Semiconductor Energy Lab Co Ltd | ヒューズメモリを搭載した半導体装置 |
| JP2009062587A (ja) * | 2007-09-07 | 2009-03-26 | Global Mach Kk | アルミナ層形成方法及び基材の皮膜 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0112675B1 (en) | A link structure selectively activable to create a conducting link in an integrated circuit | |
| JP2728412B2 (ja) | 半導体装置 | |
| JPH10270566A (ja) | レーザ溶断導線を有する固体回路とその固体回路の製造方法 | |
| EP0083211A2 (en) | Semiconductor device with fuse | |
| EP0112693B1 (en) | Method of blowing fuses in an ic, for example for writing information into a fuse-type rom | |
| JPS6084835A (ja) | ヒユ−ズ処理方法 | |
| TW523873B (en) | Semiconductor device provided with fuse and method of disconnecting fuse | |
| JPH0383361A (ja) | 半導体装置 | |
| JP4621319B2 (ja) | ヒューズ構造体およびその製造方法 | |
| JPS6084837A (ja) | 半導体集積回路装置 | |
| JPS5650531A (en) | Semiconductor integrated circuit and programming method therefor | |
| JPS5823475A (ja) | 半導体装置及び製造方法 | |
| JP3171977B2 (ja) | 半導体装置 | |
| JPS61110447A (ja) | 半導体装置 | |
| US3450956A (en) | Method for simultaneously contacting a plurality of electrodes of a semiconductor element | |
| JPS6035534A (ja) | 半導体装置 | |
| JPS59104141A (ja) | 半導体装置の製造方法 | |
| JPH058579B2 (ja) | ||
| Shimohigashi et al. | Redundancy techniques for dynamic RAMs | |
| JPS58182851A (ja) | 冗長回路接続用半導体装置 | |
| JPH1117018A (ja) | フューズ装置および半導体記憶装置 | |
| JPS60180140A (ja) | 半導体装置 | |
| JPS6091654A (ja) | 半導体装置におけるレ−ザトリム用ヒユ−ズ | |
| TW202403766A (zh) | 一次性可程式化記憶體裝置 | |
| JPS6237944A (ja) | 半導体装置 |