JPS6035551A - 半導体装置の製法 - Google Patents
半導体装置の製法Info
- Publication number
- JPS6035551A JPS6035551A JP59152903A JP15290384A JPS6035551A JP S6035551 A JPS6035551 A JP S6035551A JP 59152903 A JP59152903 A JP 59152903A JP 15290384 A JP15290384 A JP 15290384A JP S6035551 A JPS6035551 A JP S6035551A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- leads
- front ends
- resin
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/421—Shapes or dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体チップを固定するタブと、半導体チッ
プの各電極への入出力電気信号を導くための複数のリー
ドとから成るリードフレームを用いた半導体装置の製法
に関する。
プの各電極への入出力電気信号を導くための複数のリー
ドとから成るリードフレームを用いた半導体装置の製法
に関する。
レジンモールド型半導体装置、特にＩＣの場合、半導体
チップを固着するタブ部と多数のリードとを一体に形成
したリードフレームが使用される。
チップを固着するタブ部と多数のリードとを一体に形成
したリードフレームが使用される。
表面を銀被覆したリードフレームを用いたレジン封止型
半導体装置が特開昭４９−１０６７２号に開示されてい
る。
半導体装置が特開昭４９−１０６７２号に開示されてい
る。
第１図は通常使用されるリードフレームの構造を示して
いる。ｌが半導体チップ８を固着するタブで、このタブ
は支持リード８により支持されている。タブ１の周囲に
は多数のアウターリード４があり、各アウターリードの
一端はインナーリード８に連続すると共に、各アウター
１１−ドの他端は外枠５に結合している。各インナーリ
ードと各アウターリードとの境界部付近にはタイバーと
呼ばれる連結部６が設けられており、各リードはこのタ
イバー６で橋絡、支持される。このタイバー６は各リー
ドを支持するのみならず、レジンモールドの際の樹脂の
流れを防止する作用がある。なお、外枠５にはガイド用
穴７が開けられている。
いる。ｌが半導体チップ８を固着するタブで、このタブ
は支持リード８により支持されている。タブ１の周囲に
は多数のアウターリード４があり、各アウターリードの
一端はインナーリード８に連続すると共に、各アウター
１１−ドの他端は外枠５に結合している。各インナーリ
ードと各アウターリードとの境界部付近にはタイバーと
呼ばれる連結部６が設けられており、各リードはこのタ
イバー６で橋絡、支持される。このタイバー６は各リー
ドを支持するのみならず、レジンモールドの際の樹脂の
流れを防止する作用がある。なお、外枠５にはガイド用
穴７が開けられている。
上記の構造のリードフレームは、金属テープを打ち抜く
ことにより作られる。
ことにより作られる。
さて、このリードフレームを使用してレジンモールド型
の半導体装置を製造する場合には、まずタブに半導体チ
ップ２をＡｕ−８ｉ共晶合金又は半田等のろう材を使用
して固着し、次いでチップ２の各電極と各インナーリー
ド８の先端部（ポスト部）とをＡｕ細線９で接続する。
の半導体装置を製造する場合には、まずタブに半導体チ
ップ２をＡｕ−８ｉ共晶合金又は半田等のろう材を使用
して固着し、次いでチップ２の各電極と各インナーリー
ド８の先端部（ポスト部）とをＡｕ細線９で接続する。
２のワイヤボンド後点線１０で囲まれた部分にモールド
金型を用いてレジンを付着させ、固化する。最後に各リ
ードと外枠及び各リードを橋絡するタイバーをそれぞれ
切断し、各リードを独立させて、レジンモールド型の半
導体装置、例えばレジンモールド型ＩＣ等を得る。
金型を用いてレジンを付着させ、固化する。最後に各リ
ードと外枠及び各リードを橋絡するタイバーをそれぞれ
切断し、各リードを独立させて、レジンモールド型の半
導体装置、例えばレジンモールド型ＩＣ等を得る。
ところで、最近ではレジンモールド型の半導体装置（Ｉ
Ｃ等）は、高密度、小型化の傾向にある。
Ｃ等）は、高密度、小型化の傾向にある。
この小型化は、リードフレームの微細化を来たし、各リ
ードの寸法を必然的に微細化し、変形し易くする。また
、インナーリードを長くする必要がある場合などにもリ
ード変形が生じやすくなる。このようにリード変形が生
じ易くなると、特にインナーリードの先端部の位置精度
が低下し、ワイヤボンディングの成功率が著しく低下す
るという問題がある。
ードの寸法を必然的に微細化し、変形し易くする。また
、インナーリードを長くする必要がある場合などにもリ
ード変形が生じやすくなる。このようにリード変形が生
じ易くなると、特にインナーリードの先端部の位置精度
が低下し、ワイヤボンディングの成功率が著しく低下す
るという問題がある。
ワイヤボンドかされるインナーリード先端部に変形が生
じない新規な構造のリードフレームを用いた半導体装置
の製法を提案するにある。
じない新規な構造のリードフレームを用いた半導体装置
の製法を提案するにある。
上記の目的を達するため、本発明は、これまでのタイバ
ーとは別にインナーリード先端部近傍にもリード連結部
を設けたことを特徴とするものである。
ーとは別にインナーリード先端部近傍にもリード連結部
を設けたことを特徴とするものである。
本発明の実施例を第２図に基づき更に説明する。
図中第１図と同一符号は同一部分を示している。
又説明の都合上要部を拡大して示しである。本発明で特
徴とするところはアウターリード４とインナーリード８
との境界部に設けたタイバー６とは別にインナーリード
先端部近傍に連結部１１を設けたことにある。
徴とするところはアウターリード４とインナーリード８
との境界部に設けたタイバー６とは別にインナーリード
先端部近傍に連結部１１を設けたことにある。
第２図に示したリードフレームを利用して、レジンモー
ルド型のＩＣを製造する方法を以下に述べる。
ルド型のＩＣを製造する方法を以下に述べる。
まずタブ１土にＡｕ−８ｉ共晶合金又は半田等を用℃・
てＩＣチップを固着し、次いでチップの各電極とインナ
ーリード先端部とをＡｕ細線９で接続し、その後連結部
１１をレーザービーム等で瞬時に溶断する。し７かる後
公知のトランスファモールド法でタブ、ＩＣチップ、
Ａ ｕ ａ＠、リード先端部をレジンモールドする。更
にタイバー６を分断して各リード８．４を独立させると
共に各り一部８．４をフレームから機械的切断により分
離し、レジンモールド型のＩＣを曲る。
てＩＣチップを固着し、次いでチップの各電極とインナ
ーリード先端部とをＡｕ細線９で接続し、その後連結部
１１をレーザービーム等で瞬時に溶断する。し７かる後
公知のトランスファモールド法でタブ、ＩＣチップ、
Ａ ｕ ａ＠、リード先端部をレジンモールドする。更
にタイバー６を分断して各リード８．４を独立させると
共に各り一部８．４をフレームから機械的切断により分
離し、レジンモールド型のＩＣを曲る。
本発明に用いたリードフレーム構造では、連結部１１に
よってインナーリード先端部が連結支持されているため
にワイヤボンドする際機械的強度が強く変形しにくく、
その位置精度は極めて良好である。その結果、インナー
リード先端部へのん線のワイヤボンドの成功率は高く、
また接着強度も強くレジンモールド中にボンド部が離れ
る事故は殆ど生じなくなった。
よってインナーリード先端部が連結支持されているため
にワイヤボンドする際機械的強度が強く変形しにくく、
その位置精度は極めて良好である。その結果、インナー
リード先端部へのん線のワイヤボンドの成功率は高く、
また接着強度も強くレジンモールド中にボンド部が離れ
る事故は殆ど生じなくなった。
本発明によれば、ワイヤボンティングの際リード先端部
の位置ずれかないため、重速ボンディングが可能となり
、レジンモールド型ＩＣの大量生産を歩留高（実現する
ことができる。
の位置ずれかないため、重速ボンディングが可能となり
、レジンモールド型ＩＣの大量生産を歩留高（実現する
ことができる。
第１図は従来のリードフレームの構造を説明するための
平面図、第２図は本発明に係わるリードフレームの構造
を説明するための平面図である。 １・・・タブ、２・・・半導体チップ、３・・タブ支持
リード、４・・・アウターリード、５・・・外ｅ、６−
・・タイバー、８・・・インナーリード、１１・・・連
結部。 代毬へ 升埋士 高 橋 明 夫〜′−′第 １ 図 第 ２ 図
平面図、第２図は本発明に係わるリードフレームの構造
を説明するための平面図である。 １・・・タブ、２・・・半導体チップ、３・・タブ支持
リード、４・・・アウターリード、５・・・外ｅ、６−
・・タイバー、８・・・インナーリード、１１・・・連
結部。 代毬へ 升埋士 高 橋 明 夫〜′−′第 １ 図 第 ２ 図
Claims (1)
- 【特許請求の範囲】 １、ｌａｌ タイバーの内側にインナーリード相互間を
連結・支持する連結部を設けたリードフレームを準備す
る工程 ｔｂｌ 前記リードフレームのタブ上にチップを固着す
る工程 ｌｃｌ 前記チップの電極部と前記インナーリードとを
電気的に接続する工程 ｆｄｌ 前記連結部を除去する工程 ｔｅｌ 前記’）−ドフレームのタイバーの内側部分を
樹脂でモールドする工程 を有することを特徴とする半導体装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59152903A JPS6035551A (ja) | 1984-07-25 | 1984-07-25 | 半導体装置の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59152903A JPS6035551A (ja) | 1984-07-25 | 1984-07-25 | 半導体装置の製法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7646178A Division JPS554908A (en) | 1978-06-26 | 1978-06-26 | Lead frame |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6035551A true JPS6035551A (ja) | 1985-02-23 |
Family
ID=15550649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59152903A Pending JPS6035551A (ja) | 1984-07-25 | 1984-07-25 | 半導体装置の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6035551A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11022877B2 (en) | 2017-03-13 | 2021-06-01 | Applied Materials, Inc. | Etch processing system having reflective endpoint detection |
-
1984
- 1984-07-25 JP JP59152903A patent/JPS6035551A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11022877B2 (en) | 2017-03-13 | 2021-06-01 | Applied Materials, Inc. | Etch processing system having reflective endpoint detection |
| US12007686B2 (en) | 2017-03-13 | 2024-06-11 | Applied Materials, Inc. | Etch processing system having reflective endpoint detection |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4800419A (en) | Support assembly for integrated circuits | |
| KR930004246B1 (ko) | 수지밀봉형 반도체장치 | |
| JPH08255862A (ja) | リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型 | |
| JP2001298150A (ja) | 半導体装置及びその製造方法 | |
| JPH1168006A (ja) | リードフレーム及びこれを用いた半導体装置及びこれらの製造方法 | |
| KR0141952B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| US5309018A (en) | Lead frame having deformable supports | |
| JP2000012758A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPS60167454A (ja) | 半導体装置 | |
| JP2765542B2 (ja) | 樹脂封止型半導体装置 | |
| JPS6156621B2 (ja) | ||
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH0357236A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2678696B2 (ja) | 半導体装置の製造方法 | |
| JPS60121752A (ja) | 半導体装置 | |
| JPH05102384A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH1140729A (ja) | 半導体装置およびその製造方法 | |
| JPS6195539A (ja) | 半導体装置およびその製造方法 | |
| JP2882130B2 (ja) | 半導体装置の製造方法 | |
| JP2004200719A (ja) | 半導体装置 | |
| JPH0265266A (ja) | リードフレーム | |
| JPH0389539A (ja) | リードフレーム，これを用いた半導体装置およびその製造方法 | |
| JPH0364058A (ja) | 半導体装置の製造方法 | |
| JPH11191608A (ja) | 半導体装置およびその製造方法 | |
| JPH06112247A (ja) | リードフレームおよびそれを用いた半導体装置の組立方法 |