JPH1168006A - リードフレーム及びこれを用いた半導体装置及びこれらの製造方法 - Google Patents
リードフレーム及びこれを用いた半導体装置及びこれらの製造方法Info
- Publication number
- JPH1168006A JPH1168006A JP9222729A JP22272997A JPH1168006A JP H1168006 A JPH1168006 A JP H1168006A JP 9222729 A JP9222729 A JP 9222729A JP 22272997 A JP22272997 A JP 22272997A JP H1168006 A JPH1168006 A JP H1168006A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- etching
- forming
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
- H10W74/016—Manufacture or treatment using moulds
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/04—Manufacture or treatment of leadframes
- H10W70/042—Etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/853—On the same surface
- H10W72/865—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 従来のリードフレームを用いた半導体装置
は、インナーリードが弱いためにワイヤボンディングさ
れるリード先端や中間の位置をサポートテープで支える
必要があった。 【解決手段】 リードフレーム１の裏面に、少なくとも
リード２を残したハーフエッチングによりハーフエッチ
ング部４を形成した後、リードフレーム１の裏面にチッ
プ１３を取付けると共にチップ１３とリード２とを接続
し、裏面とチップ１３とを樹脂封止した後、リードフレ
ーム１の表面をエッチングしてリード２を独立に形成し
て、リード２のリード端子部３を残してリードフレーム
１の表面を絶縁部材で覆い、リード端子部３にはんだボ
ール１９を形成して半導体装置を完成する。
は、インナーリードが弱いためにワイヤボンディングさ
れるリード先端や中間の位置をサポートテープで支える
必要があった。 【解決手段】 リードフレーム１の裏面に、少なくとも
リード２を残したハーフエッチングによりハーフエッチ
ング部４を形成した後、リードフレーム１の裏面にチッ
プ１３を取付けると共にチップ１３とリード２とを接続
し、裏面とチップ１３とを樹脂封止した後、リードフレ
ーム１の表面をエッチングしてリード２を独立に形成し
て、リード２のリード端子部３を残してリードフレーム
１の表面を絶縁部材で覆い、リード端子部３にはんだボ
ール１９を形成して半導体装置を完成する。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置用の
リードフレーム及びこのリードフレームを使用した半導
体装置及びそれらの製造方法に関するものである。
リードフレーム及びこのリードフレームを使用した半導
体装置及びそれらの製造方法に関するものである。
【０００２】
【従来の技術】図１８は、従来のリードフレームを示す
斜視図である。図において、３１はフレーム枠部、３２
はフレーム枠部３１に連続して形成され、ハーフエッチ
ングされたインナーリード、３３はインナーリード３２
の外部端子導出部、３４はダイパッド、３５はダイパッ
ド３４上に載置されたチップ、３６はインナーリード３
２を支えるためのサポートテープである。図１９は、従
来のリードフレームを用いて形成された半導体装置であ
る。図において、３７は、ダイパッド３４上にチップ３
５を接着するダイボンド材、３８はインナーリード３２
とチップ３５のボンディングパッド部とを接続するボン
ディングワイヤ、３９はインナーリード３２とチップ３
５を封止する封止樹脂である。４０は外部端子導出部３
３に形成されたはんだボールである。
斜視図である。図において、３１はフレーム枠部、３２
はフレーム枠部３１に連続して形成され、ハーフエッチ
ングされたインナーリード、３３はインナーリード３２
の外部端子導出部、３４はダイパッド、３５はダイパッ
ド３４上に載置されたチップ、３６はインナーリード３
２を支えるためのサポートテープである。図１９は、従
来のリードフレームを用いて形成された半導体装置であ
る。図において、３７は、ダイパッド３４上にチップ３
５を接着するダイボンド材、３８はインナーリード３２
とチップ３５のボンディングパッド部とを接続するボン
ディングワイヤ、３９はインナーリード３２とチップ３
５を封止する封止樹脂である。４０は外部端子導出部３
３に形成されたはんだボールである。
【０００３】
【発明が解決しようとする課題】図１８、図１９にみら
れる従来のリードフレームでは、多数のインナーリード
３２を有しているが、各インナーリードは非常に細いも
のであり、機械的強度が弱いためにワイヤボンディング
されるリードの先端や中間の位置を補強し、曲がり等の
不良を防ぐため、図示のようにそれぞれの個所にサポー
トテープ３６を貼付して支える必要があった。また、ダ
イパッド３４については、これを支えるためのインナー
リードを設けたり、上述のインナーリードと同様に、サ
ポートテープの貼付による補強等が必要であった。
れる従来のリードフレームでは、多数のインナーリード
３２を有しているが、各インナーリードは非常に細いも
のであり、機械的強度が弱いためにワイヤボンディング
されるリードの先端や中間の位置を補強し、曲がり等の
不良を防ぐため、図示のようにそれぞれの個所にサポー
トテープ３６を貼付して支える必要があった。また、ダ
イパッド３４については、これを支えるためのインナー
リードを設けたり、上述のインナーリードと同様に、サ
ポートテープの貼付による補強等が必要であった。
【０００４】このため、例えば特開平３−９４４５９号
公報には、リードのまったく形成されていない金属ベー
スを用い、チップ取付け後にエッチングにより端子部を
形成する技術を紹介しているが、リードフレームの形成
に適したものではなかった。
公報には、リードのまったく形成されていない金属ベー
スを用い、チップ取付け後にエッチングにより端子部を
形成する技術を紹介しているが、リードフレームの形成
に適したものではなかった。
【０００５】この発明は、このような課題を解決するた
めになされたもので、サポートテープを用いることな
く、リードフレーム単体での曲がり等の不良の生じない
リードフレームを得ることを第一の目的にしている。ま
た、微細加工もすることができ、もってＣＳＰ構造の半
導体装置にも用いることができるリードフレームを得る
ことを第二の目的としている。また、このようなリード
フレームの製造方法を得ることを第三の目的としてい
る。さらに、このようなリードフレームを用いたＣＳＰ
等の半導体装置を得ることを第四の目的としている。ま
た、このような半導体装置の製造方法を得ることを第五
の目的としている。
めになされたもので、サポートテープを用いることな
く、リードフレーム単体での曲がり等の不良の生じない
リードフレームを得ることを第一の目的にしている。ま
た、微細加工もすることができ、もってＣＳＰ構造の半
導体装置にも用いることができるリードフレームを得る
ことを第二の目的としている。また、このようなリード
フレームの製造方法を得ることを第三の目的としてい
る。さらに、このようなリードフレームを用いたＣＳＰ
等の半導体装置を得ることを第四の目的としている。ま
た、このような半導体装置の製造方法を得ることを第五
の目的としている。
【０００６】
【課題を解決するための手段】この発明に係わるリード
フレームにおいては、第一の面とこの第一の面の反対側
の第二の面を有する導電性基材と、この導電性基材の第
一の面に配置されたリード形成部と、少なくともこのリ
ード形成部をマスクしたエッチングにより第一の面に形
成された凹部を備え、第一の面に半導体素子が取付けら
れるものである。また、リード形成部は、導電性基材の
周辺部から中央部の方向に延在するように配置されてい
るものである。また、導電性基材は４辺を有し、リード
形成部は、導電性基材の各辺から中央部の方向に延在す
るように配置されているものである。
フレームにおいては、第一の面とこの第一の面の反対側
の第二の面を有する導電性基材と、この導電性基材の第
一の面に配置されたリード形成部と、少なくともこのリ
ード形成部をマスクしたエッチングにより第一の面に形
成された凹部を備え、第一の面に半導体素子が取付けら
れるものである。また、リード形成部は、導電性基材の
周辺部から中央部の方向に延在するように配置されてい
るものである。また、導電性基材は４辺を有し、リード
形成部は、導電性基材の各辺から中央部の方向に延在す
るように配置されているものである。
【０００７】さらに、リード形成部は、リード端子部が
導電性基材の周辺部に、半導体素子と接続される接続部
が導電性基材の中央部に配置されているものである。ま
た、導電性基材の第一の面の中央部には、半導体素子が
取付けられるダイボンド部が設けられているものであ
る。また、導電性基材の第二の面の中央部には、第一の
面の凹部に達する凹部が形成され、第一の面のリード形
成部の端部が露出されているものである。
導電性基材の周辺部に、半導体素子と接続される接続部
が導電性基材の中央部に配置されているものである。ま
た、導電性基材の第一の面の中央部には、半導体素子が
取付けられるダイボンド部が設けられているものであ
る。また、導電性基材の第二の面の中央部には、第一の
面の凹部に達する凹部が形成され、第一の面のリード形
成部の端部が露出されているものである。
【０００８】さらにまた、リード形成部は、リード端子
部が導電性基材の中央部に、半導体素子と接続される接
続部が導電性基材の周辺部に配置されているものであ
る。また、この発明に係わる半導体装置においては、リ
ードフレームの導電性基材の第一の面に半導体素子を取
付け、第一の面及び半導体素子を樹脂封止して形成され
る半導体装置において、導電性基材の第二の面をエッチ
ングすることにより形成され、半導体素子が接続された
リード、及びこのリードの端子部を残して第二の面を覆
う絶縁部材を備えたものである。
部が導電性基材の中央部に、半導体素子と接続される接
続部が導電性基材の周辺部に配置されているものであ
る。また、この発明に係わる半導体装置においては、リ
ードフレームの導電性基材の第一の面に半導体素子を取
付け、第一の面及び半導体素子を樹脂封止して形成され
る半導体装置において、導電性基材の第二の面をエッチ
ングすることにより形成され、半導体素子が接続された
リード、及びこのリードの端子部を残して第二の面を覆
う絶縁部材を備えたものである。
【０００９】また、この発明に係わる半導体装置の製造
方法においては、リードフレームの第一の面に、少なく
ともリード形成部をマスクしたエッチングにより凹部を
形成する第一の工程と、第一の面に半導体素子を取付け
ると共に半導体素子とリード形成部とを接続する第二の
工程と、第一の面と半導体素子とを樹脂封止する第三の
工程と、リードフレームの第一の面と反対側の第二の面
をエッチングしてリードを形成する第四の工程と、リー
ドの端子部を残して第二の面を絶縁部材で覆う第五の工
程を含むものである。加えて、第二の工程は、リードフ
レームの第一の面と反対側の第二の面の中央部をエッチ
ングしてリードフレームの第一の面の凹部に達する凹部
を形成し、第一の面のリード形成部の端部を露出した後
に行われるものである。また、第一の工程は、リードフ
レームの第一の面の凹部を形成するエッチングと、第二
の面の中央部に第一の面の凹部に達する凹部を形成し、
第一の面のリード形成部の端部を露出させるエッチング
とを同時に行なうものである。
方法においては、リードフレームの第一の面に、少なく
ともリード形成部をマスクしたエッチングにより凹部を
形成する第一の工程と、第一の面に半導体素子を取付け
ると共に半導体素子とリード形成部とを接続する第二の
工程と、第一の面と半導体素子とを樹脂封止する第三の
工程と、リードフレームの第一の面と反対側の第二の面
をエッチングしてリードを形成する第四の工程と、リー
ドの端子部を残して第二の面を絶縁部材で覆う第五の工
程を含むものである。加えて、第二の工程は、リードフ
レームの第一の面と反対側の第二の面の中央部をエッチ
ングしてリードフレームの第一の面の凹部に達する凹部
を形成し、第一の面のリード形成部の端部を露出した後
に行われるものである。また、第一の工程は、リードフ
レームの第一の面の凹部を形成するエッチングと、第二
の面の中央部に第一の面の凹部に達する凹部を形成し、
第一の面のリード形成部の端部を露出させるエッチング
とを同時に行なうものである。
【００１０】また、この発明に係わるリードフレームの
製造方法においては、導電性基材の第一の面に少なくと
もリード形成部をマスクしたエッチングにより凹部を形
成する第一の工程と、導電性基材の第一の面と反対側の
第二の面の中央部をエッチングしてリードフレームの第
一の面の凹部に達する凹部を形成し、第一の面のリード
形成部の端部を露出する第二の工程を含むものである。
さらに、第一の工程と第二の工程は、同時に行なわれる
ものである。
製造方法においては、導電性基材の第一の面に少なくと
もリード形成部をマスクしたエッチングにより凹部を形
成する第一の工程と、導電性基材の第一の面と反対側の
第二の面の中央部をエッチングしてリードフレームの第
一の面の凹部に達する凹部を形成し、第一の面のリード
形成部の端部を露出する第二の工程を含むものである。
さらに、第一の工程と第二の工程は、同時に行なわれる
ものである。
【００１１】
実施の形態１．図１は、この発明の形態１によるリード
フレームを示す斜視図である。図２、図３は図１に示す
リードフレームの製造方法を示す図である。図におい
て、１はリードフレーム、２はリードフレーム１上に後
述するハーフエッチングによって形成されたリード、３
はリード２の外部回路に接続されるリード端子部、４は
リードフレーム１をハーフエッチングしたハーフエッチ
ング部、５はリードフレーム１に形成されたボンディン
グ用貫通孔で、後述するように、反対面からのハーフエ
ッチングによって形成されるものである。６はリード２
のリード端子部３と反対側の他端部に形成されるワイヤ
ボンド部で、リードフレーム１の中心部に配置されてい
る。図２において、７、８はレジストである。図１にお
けるリードフレーム１は、リード２が独立して形成され
ていず、半導体装置を製造する工程で独立したリードに
形成される。
フレームを示す斜視図である。図２、図３は図１に示す
リードフレームの製造方法を示す図である。図におい
て、１はリードフレーム、２はリードフレーム１上に後
述するハーフエッチングによって形成されたリード、３
はリード２の外部回路に接続されるリード端子部、４は
リードフレーム１をハーフエッチングしたハーフエッチ
ング部、５はリードフレーム１に形成されたボンディン
グ用貫通孔で、後述するように、反対面からのハーフエ
ッチングによって形成されるものである。６はリード２
のリード端子部３と反対側の他端部に形成されるワイヤ
ボンド部で、リードフレーム１の中心部に配置されてい
る。図２において、７、８はレジストである。図１にお
けるリードフレーム１は、リード２が独立して形成され
ていず、半導体装置を製造する工程で独立したリードに
形成される。
【００１２】以下に、この発明の実施の形態１によるリ
ードフレームの製造方法について、図２、図３を用いて
説明する。図２（ａ）は、銅系又は鉄系の材料からなる
リード等のパターンがまったく形成されていないリード
フレーム１の斜視図である。次に、パターンとして形成
したい部分にレジスト７を形成する。これを図２（ｂ）
に示す。次にレジスト７が形成されていない部分のパタ
ーンをハーフエッチングにより除去する。これを図２
（ｃ）に示す。これによりハーフエッチング部４が形成
される。次に、レジスト７を除去する。これを図２
（ｄ）に示す。これによりリード２、リード端子部３及
びワイヤボンド部６のそれぞれの一部分が形成される。
通常、ＱＦＰ（Ｑｕａｄ ｆｌａｔ ｐａｃｋａｇｅの
略）等のリードフレームは、パンチング、あるいはエッ
チングによりリード、ダイパッド、タイバー等を一度に
形成するが、実施の形態１のリードフレーム１は、フレ
ームの片面からフレーム厚の約半分の厚みまでエッチン
グ（ハーフエッチング）することにより、リード２、リ
ード端子部３、ワイヤボンド部６等を形成することを特
徴としている。また、リード２の先端部であるワイヤボ
ンド部６は、リードフレーム１の周辺から中心方向に向
いていることを特徴とする。
ードフレームの製造方法について、図２、図３を用いて
説明する。図２（ａ）は、銅系又は鉄系の材料からなる
リード等のパターンがまったく形成されていないリード
フレーム１の斜視図である。次に、パターンとして形成
したい部分にレジスト７を形成する。これを図２（ｂ）
に示す。次にレジスト７が形成されていない部分のパタ
ーンをハーフエッチングにより除去する。これを図２
（ｃ）に示す。これによりハーフエッチング部４が形成
される。次に、レジスト７を除去する。これを図２
（ｄ）に示す。これによりリード２、リード端子部３及
びワイヤボンド部６のそれぞれの一部分が形成される。
通常、ＱＦＰ（Ｑｕａｄ ｆｌａｔ ｐａｃｋａｇｅの
略）等のリードフレームは、パンチング、あるいはエッ
チングによりリード、ダイパッド、タイバー等を一度に
形成するが、実施の形態１のリードフレーム１は、フレ
ームの片面からフレーム厚の約半分の厚みまでエッチン
グ（ハーフエッチング）することにより、リード２、リ
ード端子部３、ワイヤボンド部６等を形成することを特
徴としている。また、リード２の先端部であるワイヤボ
ンド部６は、リードフレーム１の周辺から中心方向に向
いていることを特徴とする。
【００１３】図２（ｄ）は、リードフレームの裏面を示
している。次にリードフレーム１の反対面である表面に
レジスト８を形成する。これを図２（ｅ）に示す。次に
レジスト８が形成されていない部分のパターンをハーフ
エッチングにより除去する。これを図３（ａ）に示す。
これにより、リード先端部であるワイヤボンド部６の数
ｍｍを残して、ボンディング用貫通孔５が形成される。
なお、ここで図２（ｅ）、図３（ａ）の工程は、図２
（ｂ）、図２（ｃ）の工程と同時に行なってもよい。次
に、レジスト８を除去する。これを図３（ｂ）に示す。
図１は、このようにして完成したリードフレームの裏面
からの斜視図である。リード端子部３及びワイヤボンド
部６には銀めっきが施される（図示省略）。このリード
フレーム１はリード２が独立して形成されてなく、半導
体装置を製造する工程内で独立したリードが形成される
ため、リードフレーム単体でのリード曲がり等の不良を
低減できる。
している。次にリードフレーム１の反対面である表面に
レジスト８を形成する。これを図２（ｅ）に示す。次に
レジスト８が形成されていない部分のパターンをハーフ
エッチングにより除去する。これを図３（ａ）に示す。
これにより、リード先端部であるワイヤボンド部６の数
ｍｍを残して、ボンディング用貫通孔５が形成される。
なお、ここで図２（ｅ）、図３（ａ）の工程は、図２
（ｂ）、図２（ｃ）の工程と同時に行なってもよい。次
に、レジスト８を除去する。これを図３（ｂ）に示す。
図１は、このようにして完成したリードフレームの裏面
からの斜視図である。リード端子部３及びワイヤボンド
部６には銀めっきが施される（図示省略）。このリード
フレーム１はリード２が独立して形成されてなく、半導
体装置を製造する工程内で独立したリードが形成される
ため、リードフレーム単体でのリード曲がり等の不良を
低減できる。
【００１４】実施の形態２．図４は、この発明の実施の
形態２によるリードフレームを示す斜視図、図５は、図
４に示すリードフレームの製造方法を示す図である。図
において、１〜４、６は図１におけるものと同じもので
あるが、リード２のリード端子部３はリードフレーム１
の中心部に配置されている。また、実施の形態２による
リードフレームはボンディング用貫通孔が形成されてい
ない。図５において、７は図２におけるものと同じくレ
ジストである。以下に、この発明の実施の形態２による
リードフレームの製造方法について図５を用いて説明す
る。図５（ａ）は、銅系又は鉄系の材料からなるリード
等のパターンがまったく形成されていないリードフレー
ム１の斜視図である。次に、パターンとして形成したい
部分にレジスト７を形成する。これを図５（ｂ）に示
す。次にレジスト７が形成されていない部分のパターン
をハーフエッチングにより除去する。これを図５（ｃ）
に示す。これによりハーフエッチング部４が形成され
る。次に、レジスト７を除去することにより図４に示す
リードフレームが完成する。これにより、リード２、リ
ード端子部３及びワイヤボンド部６のそれぞれの一部分
が形成される。
形態２によるリードフレームを示す斜視図、図５は、図
４に示すリードフレームの製造方法を示す図である。図
において、１〜４、６は図１におけるものと同じもので
あるが、リード２のリード端子部３はリードフレーム１
の中心部に配置されている。また、実施の形態２による
リードフレームはボンディング用貫通孔が形成されてい
ない。図５において、７は図２におけるものと同じくレ
ジストである。以下に、この発明の実施の形態２による
リードフレームの製造方法について図５を用いて説明す
る。図５（ａ）は、銅系又は鉄系の材料からなるリード
等のパターンがまったく形成されていないリードフレー
ム１の斜視図である。次に、パターンとして形成したい
部分にレジスト７を形成する。これを図５（ｂ）に示
す。次にレジスト７が形成されていない部分のパターン
をハーフエッチングにより除去する。これを図５（ｃ）
に示す。これによりハーフエッチング部４が形成され
る。次に、レジスト７を除去することにより図４に示す
リードフレームが完成する。これにより、リード２、リ
ード端子部３及びワイヤボンド部６のそれぞれの一部分
が形成される。
【００１５】通常、ＱＦＰ等のリードフレームは、パン
チングあるいはエッチングによりリード、ダイパッド、
タイバー等を一度に形成するが、実施の形態２によるリ
ードフレーム１は、フレームの片面からフレーム厚の約
半分の厚みまでエッチング（ハーフエッチング）するこ
とにより、リード２、リード端子部３、ワイヤボンド部
６等を形成することを特徴としている。また、リード２
の先端部であるワイヤボンド部６はリードフレーム１の
中心から周辺方向に向いていることを特徴とする。図４
は完成したリードフレームの表面からの斜視図を示す。
リード端子部３及びワイヤボンド部６には銀めっきが施
される（図示省略）。このリードフレーム１は、リード
２が独立して形成されてなく、半導体装置を製造する工
程内で独立したリードが形成されるため、リードフレー
ム単体でのリード曲がり等の不良を低減できる。
チングあるいはエッチングによりリード、ダイパッド、
タイバー等を一度に形成するが、実施の形態２によるリ
ードフレーム１は、フレームの片面からフレーム厚の約
半分の厚みまでエッチング（ハーフエッチング）するこ
とにより、リード２、リード端子部３、ワイヤボンド部
６等を形成することを特徴としている。また、リード２
の先端部であるワイヤボンド部６はリードフレーム１の
中心から周辺方向に向いていることを特徴とする。図４
は完成したリードフレームの表面からの斜視図を示す。
リード端子部３及びワイヤボンド部６には銀めっきが施
される（図示省略）。このリードフレーム１は、リード
２が独立して形成されてなく、半導体装置を製造する工
程内で独立したリードが形成されるため、リードフレー
ム単体でのリード曲がり等の不良を低減できる。
【００１６】実施の形態３．図６、７は、この発明の実
施の形態３によるリードフレームを示す斜視図である。
図において、１〜４、６は図４におけるものと同一のも
のであるが、リード２のワイヤボンド部６が中央部に配
置されている。１０はリードフレーム１の中央部に設け
られたダイボンド部である。図６は、ダイボンド部１０
をハーフエッチングするのに対し、図７はダイボンド部
１０をハーフエッチングすることなく残したことを特徴
としている。実施の形態３によるリードフレームの製造
方法は、実施の形態２と同様であり、図５に示すとおり
である。ダイボンド部１０を設けることにより、熱放散
のよい半導体装置を得ることができる。
施の形態３によるリードフレームを示す斜視図である。
図において、１〜４、６は図４におけるものと同一のも
のであるが、リード２のワイヤボンド部６が中央部に配
置されている。１０はリードフレーム１の中央部に設け
られたダイボンド部である。図６は、ダイボンド部１０
をハーフエッチングするのに対し、図７はダイボンド部
１０をハーフエッチングすることなく残したことを特徴
としている。実施の形態３によるリードフレームの製造
方法は、実施の形態２と同様であり、図５に示すとおり
である。ダイボンド部１０を設けることにより、熱放散
のよい半導体装置を得ることができる。
【００１７】実施の形態４．図８は、この発明の実施の
形態４によるリードフレームを示す斜視図である。図に
おいて、１〜４、６は図６におけるものと同一のもので
あるが、リード２がリードフレーム１の中心部から各４
辺の方向に向けて配置されているのが特徴である。実施
の形態４のリードフレームの製造方法は、実施の形態２
と同様であり、図５に示すものと同様である。この実施
の形態４でも、実施の形態３のようなダイボンド部を設
けることができる。
形態４によるリードフレームを示す斜視図である。図に
おいて、１〜４、６は図６におけるものと同一のもので
あるが、リード２がリードフレーム１の中心部から各４
辺の方向に向けて配置されているのが特徴である。実施
の形態４のリードフレームの製造方法は、実施の形態２
と同様であり、図５に示すものと同様である。この実施
の形態４でも、実施の形態３のようなダイボンド部を設
けることができる。
【００１８】実施の形態５．実施の形態５は、図１に示
すリードフレームを用いて、半導体装置を製造する方法
を示すものである。従って図１を援用する。図９、図１
０は、その製造方法を示す図である。図において、１、
３は図１におけるものと同じものである。１３は、半導
体集積回路であるチップ、１４はチップ１３をリードフ
レーム１に接着する接着剤、１５はチップ１３のボンデ
ィングパッド部とリードフレーム１のワイヤボンド部を
接続するワイヤ、１６はモールド用金型、１７はモール
ド樹脂である。１８はレジスト、１９ははんだボールで
ある。
すリードフレームを用いて、半導体装置を製造する方法
を示すものである。従って図１を援用する。図９、図１
０は、その製造方法を示す図である。図において、１、
３は図１におけるものと同じものである。１３は、半導
体集積回路であるチップ、１４はチップ１３をリードフ
レーム１に接着する接着剤、１５はチップ１３のボンデ
ィングパッド部とリードフレーム１のワイヤボンド部を
接続するワイヤ、１６はモールド用金型、１７はモール
ド樹脂である。１８はレジスト、１９ははんだボールで
ある。
【００１９】次に製造方法について、図９、図１０を用
いて説明する。図９（ａ）に示す半導体集積回路である
チップ１３を接着剤１４でリードフレーム１に実装す
る。チップ１３のボンディングパッド部とリードフレー
ム１のワイヤボンド部６を金等からなるワイヤ１５で接
続する。さらにチップ１３の実装面をモールドするため
に、リードフレーム１をモールド用金型１６に装着す
る。これを図９（ｂ）に示す。モールド樹脂１７でチッ
プ実装面がモールドされた後、モールド用金型１６から
取り出された状態を図９（ｃ）に示す。
いて説明する。図９（ａ）に示す半導体集積回路である
チップ１３を接着剤１４でリードフレーム１に実装す
る。チップ１３のボンディングパッド部とリードフレー
ム１のワイヤボンド部６を金等からなるワイヤ１５で接
続する。さらにチップ１３の実装面をモールドするため
に、リードフレーム１をモールド用金型１６に装着す
る。これを図９（ｂ）に示す。モールド樹脂１７でチッ
プ実装面がモールドされた後、モールド用金型１６から
取り出された状態を図９（ｃ）に示す。
【００２０】さらにチップ１３が実装されていないリー
ドフレーム１の面をハーフエッチングするために、エッ
チングしない部分に対してレジスト１８を形成する。こ
れを図９（ｄ）に示す。ハーフエッチングしたものを図
９（ｅ）に示す。さらにレジスト１８を除去したものを
図１０（ａ）に示す。ここでレジスト除去はモールド後
に行なっても良い。さらにチップ１３が実装されていな
いリードフレーム１の面をモールドするためにリードフ
レーム１をモールド用金型１６に装着する。これを図１
０（ｂ）に示す。モールド用金型１６から取り出した様
子を図１０（ｃ）に示す。さらに、図１０（ｄ）のよう
に、リード端子部３にはんだボール１９を実装する。こ
れにより、半導体装置が完成する。
ドフレーム１の面をハーフエッチングするために、エッ
チングしない部分に対してレジスト１８を形成する。こ
れを図９（ｄ）に示す。ハーフエッチングしたものを図
９（ｅ）に示す。さらにレジスト１８を除去したものを
図１０（ａ）に示す。ここでレジスト除去はモールド後
に行なっても良い。さらにチップ１３が実装されていな
いリードフレーム１の面をモールドするためにリードフ
レーム１をモールド用金型１６に装着する。これを図１
０（ｂ）に示す。モールド用金型１６から取り出した様
子を図１０（ｃ）に示す。さらに、図１０（ｄ）のよう
に、リード端子部３にはんだボール１９を実装する。こ
れにより、半導体装置が完成する。
【００２１】実施の形態６．実施の形態６は、図４に示
すリードフレームを用いて半導体装置を製造するもので
あり、図４を援用して説明する。図１１、図１２は、そ
の製造方法を示す図である。図において、１、３、１３
〜１９は、図９、図１０におけるものと同一のものであ
る。次に製造方法について、図１１、図１２を用いて説
明する。図１１（ａ）のように半導体集積回路であるチ
ップ１３を接着剤１４で、リードフレーム１に実装す
る。チップ１３のボンディングパッド部とリードフレー
ム１のワイヤボンド部６を金等からなるワイヤ１５で接
続する。さらにチップ１３の実装面をモールドするため
に、リードフレーム１をモールド用金型１６に装着す
る。これを図１１（ｂ）に示す。モールド樹脂１７でチ
ップ実装面がモールドされた後、モールド用金型１６か
ら取り出された状態を図１１（ｃ）に示す。
すリードフレームを用いて半導体装置を製造するもので
あり、図４を援用して説明する。図１１、図１２は、そ
の製造方法を示す図である。図において、１、３、１３
〜１９は、図９、図１０におけるものと同一のものであ
る。次に製造方法について、図１１、図１２を用いて説
明する。図１１（ａ）のように半導体集積回路であるチ
ップ１３を接着剤１４で、リードフレーム１に実装す
る。チップ１３のボンディングパッド部とリードフレー
ム１のワイヤボンド部６を金等からなるワイヤ１５で接
続する。さらにチップ１３の実装面をモールドするため
に、リードフレーム１をモールド用金型１６に装着す
る。これを図１１（ｂ）に示す。モールド樹脂１７でチ
ップ実装面がモールドされた後、モールド用金型１６か
ら取り出された状態を図１１（ｃ）に示す。
【００２２】さらにチップ１３が実装されていないリー
ドフレーム１の面をハーフエッチングするために、エッ
チングしない部分に対してレジスト１８を形成する。こ
れを図１１（ｄ）に示す。ハーフエッチングしたものを
図１１（ｅ）に示す。さらにレジスト１８を除去したも
のを図１２（ａ）に示す。ここでレジスト除去はモール
ド後でも良い。さらに、チップ１３が実装されていない
リードフレーム１の面をモールドするためにリードフレ
ーム１をモールド用金型１６に装着する。これを図１２
（ｂ）に示す。モールド用金型１６から取り出した様子
を図１２（ｃ）に示す。さらに、図１２（ｄ）のように
リード端子部３にはんだボール１９を実装する。これに
より、半導体装置が完成する。
ドフレーム１の面をハーフエッチングするために、エッ
チングしない部分に対してレジスト１８を形成する。こ
れを図１１（ｄ）に示す。ハーフエッチングしたものを
図１１（ｅ）に示す。さらにレジスト１８を除去したも
のを図１２（ａ）に示す。ここでレジスト除去はモール
ド後でも良い。さらに、チップ１３が実装されていない
リードフレーム１の面をモールドするためにリードフレ
ーム１をモールド用金型１６に装着する。これを図１２
（ｂ）に示す。モールド用金型１６から取り出した様子
を図１２（ｃ）に示す。さらに、図１２（ｄ）のように
リード端子部３にはんだボール１９を実装する。これに
より、半導体装置が完成する。
【００２３】実施の形態７．実施の形態７は、図６に示
すリードフレームを用いて、半導体装置を製造する方法
を示すものである。従って図６を援用して説明する。図
１３、図１４は、その製造方法を示す図である。図にお
いて、１、３、１３〜１９は図９、図１０におけるもの
と同一のものである。次に製造方法について、図１３、
図１４を用いて説明する。図１３（ａ）のように半導体
集積回路であるチップ１３を接着剤１４で、リードフレ
ーム１に実装する。チップ１３のボンディングパッド部
とリードフレーム１のワイヤボンド部６を金等からなる
ワイヤ１５で接続する。さらにチップ１３の実装面をモ
ールドするために、リードフレーム１をモールド用金型
１６に装着する。これを図１３（ｂ）に示す。モールド
樹脂１７でチップ実装面がモールドされた後、モールド
用金型１６から取り出された状態を図１３（ｃ）に示
す。さらにチップ１３が実装されていないリードフレー
ム１の面をハーフエッチングするために、エッチングし
ない部分に対してレジスト１８を形成する。これを図１
３（ｄ）に示す。ハーフエッチングしたものを図１３
（ｅ）に示す。さらにレジスト１８を除去したものを図
１４（ａ）に示す。ここでレジスト除去はモールド後で
も良い。
すリードフレームを用いて、半導体装置を製造する方法
を示すものである。従って図６を援用して説明する。図
１３、図１４は、その製造方法を示す図である。図にお
いて、１、３、１３〜１９は図９、図１０におけるもの
と同一のものである。次に製造方法について、図１３、
図１４を用いて説明する。図１３（ａ）のように半導体
集積回路であるチップ１３を接着剤１４で、リードフレ
ーム１に実装する。チップ１３のボンディングパッド部
とリードフレーム１のワイヤボンド部６を金等からなる
ワイヤ１５で接続する。さらにチップ１３の実装面をモ
ールドするために、リードフレーム１をモールド用金型
１６に装着する。これを図１３（ｂ）に示す。モールド
樹脂１７でチップ実装面がモールドされた後、モールド
用金型１６から取り出された状態を図１３（ｃ）に示
す。さらにチップ１３が実装されていないリードフレー
ム１の面をハーフエッチングするために、エッチングし
ない部分に対してレジスト１８を形成する。これを図１
３（ｄ）に示す。ハーフエッチングしたものを図１３
（ｅ）に示す。さらにレジスト１８を除去したものを図
１４（ａ）に示す。ここでレジスト除去はモールド後で
も良い。
【００２４】さらに、チップ１３が実装されていないリ
ードフレーム１の面をモールドするためにリードフレー
ム１をモールド用金型１６に装着する。これを図１４
（ｂ）に示す。モールド用金型１６から取り出した様子
を図１４（ｃ）に示す。さらに、図１４（ｄ）のように
リード端子部３にはんだボール１９を実装する。これに
より、半導体装置が完成する。
ードフレーム１の面をモールドするためにリードフレー
ム１をモールド用金型１６に装着する。これを図１４
（ｂ）に示す。モールド用金型１６から取り出した様子
を図１４（ｃ）に示す。さらに、図１４（ｄ）のように
リード端子部３にはんだボール１９を実装する。これに
より、半導体装置が完成する。
【００２５】実施の形態８．実施の形態８は、図１５に
示すリードフレームを用いて、半導体装置を製造する方
法を示すものである。図１５は、この発明の実施の形態
８によるリードフレームを示す斜視図である。図におい
て、１〜４は図１におけるものと同一のものである。２
０はリード２のリード端子部３と反対側に設けられ、リ
ードフレーム１の中央部に配置されたバンプ接続部であ
る。図１６、図１７は、その製造方法を示す図である。
図において、１、３、１３〜１９は、図９、図１０にお
けるものと同一のものである。２１ははんだバンプであ
る。
示すリードフレームを用いて、半導体装置を製造する方
法を示すものである。図１５は、この発明の実施の形態
８によるリードフレームを示す斜視図である。図におい
て、１〜４は図１におけるものと同一のものである。２
０はリード２のリード端子部３と反対側に設けられ、リ
ードフレーム１の中央部に配置されたバンプ接続部であ
る。図１６、図１７は、その製造方法を示す図である。
図において、１、３、１３〜１９は、図９、図１０にお
けるものと同一のものである。２１ははんだバンプであ
る。
【００２６】次に、製造方法について主として図１６、
図１７を用いて説明する。図１６（ａ）に示す半導体集
積回路であるチップ１３を接着剤１４でリードフレーム
１に実装する。チップ１３のボンディングパッド部とリ
ードフレーム１のバンプ接続部２０を、はんだからなる
はんだバンプ２１で電気的に接続する。さらにチップ実
装面をモールドするために、リードフレームをモールド
用金型１６に装着する。これを図１６（ｂ）に示す。モ
ールド樹脂１７でチップ実装面がモールドされた後、モ
ールド用金型１６から取り出された状態を図１６（ｃ）
に示す。
図１７を用いて説明する。図１６（ａ）に示す半導体集
積回路であるチップ１３を接着剤１４でリードフレーム
１に実装する。チップ１３のボンディングパッド部とリ
ードフレーム１のバンプ接続部２０を、はんだからなる
はんだバンプ２１で電気的に接続する。さらにチップ実
装面をモールドするために、リードフレームをモールド
用金型１６に装着する。これを図１６（ｂ）に示す。モ
ールド樹脂１７でチップ実装面がモールドされた後、モ
ールド用金型１６から取り出された状態を図１６（ｃ）
に示す。
【００２７】さらにチップ１３が実装されていないリー
ドフレーム１の面をハーフエッチングするために、エッ
チングしない部分に対してレジスト１８を形成する。こ
れを図１６（ｄ）に示す。ハーフエッチングしたものを
図１６（ｅ）に示す。さらにレジスト１８を除去したも
のを図１７（ａ）に示す。このレジストはモールド後除
去しても良い。さらに、チップ１３が実装されていない
リードフレーム１の面をモールドするために，リードフ
レーム１をモールド用金型１６に装着する。これを図１
７（ｂ）に示す。モールド用金型１６から取り出した様
子を図１７（ｃ）に示す。さらに、リード端子部３には
んだボール１９を実装する。これにより、半導体装置が
完成する。
ドフレーム１の面をハーフエッチングするために、エッ
チングしない部分に対してレジスト１８を形成する。こ
れを図１６（ｄ）に示す。ハーフエッチングしたものを
図１６（ｅ）に示す。さらにレジスト１８を除去したも
のを図１７（ａ）に示す。このレジストはモールド後除
去しても良い。さらに、チップ１３が実装されていない
リードフレーム１の面をモールドするために，リードフ
レーム１をモールド用金型１６に装着する。これを図１
７（ｂ）に示す。モールド用金型１６から取り出した様
子を図１７（ｃ）に示す。さらに、リード端子部３には
んだボール１９を実装する。これにより、半導体装置が
完成する。
【００２８】なお、以上の実施の形態のリードフレーム
として、ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇ
ｅの略）用リードフレームを用いる場合には、その精密
加工の必要性のゆえに一層の効果を期待できる。ＣＳＰ
構造は一例としてチップ上のパッド電極とバンプ電極を
チップ上に形成した金属配線パターンで電気的に接続し
ている。この配線パターンはウエハプロセスで形成す
る。したがって微細加工が可能である反面コストが高く
なるという問題があったが、この発明のリードフレーム
を用いることにより微細加工が可能となり、しかも安価
に製造することができる。また、実施の形態５〜８にお
いて、チップ１３が実装されていないリードフレーム１
の面をモールドしたが、必ずしもモールドによらなくて
もよく、樹脂を塗布するものであってもよい。
として、ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇ
ｅの略）用リードフレームを用いる場合には、その精密
加工の必要性のゆえに一層の効果を期待できる。ＣＳＰ
構造は一例としてチップ上のパッド電極とバンプ電極を
チップ上に形成した金属配線パターンで電気的に接続し
ている。この配線パターンはウエハプロセスで形成す
る。したがって微細加工が可能である反面コストが高く
なるという問題があったが、この発明のリードフレーム
を用いることにより微細加工が可能となり、しかも安価
に製造することができる。また、実施の形態５〜８にお
いて、チップ１３が実装されていないリードフレーム１
の面をモールドしたが、必ずしもモールドによらなくて
もよく、樹脂を塗布するものであってもよい。
【００２９】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。導電性
基材の第一の面に配置されたリード形成部をマスクした
エッチングにより第一の面に凹部を形成し、この第一の
面に半導体素子が取付けられるので、リード形成部は、
凹部で連結され、独立していないため、リードフレーム
単体でのリード形成部の曲がりの不良がなくなる。ま
た、リード形成部は、導電性基材の周辺部から中央部の
方向に延在するように配置されているので、リード端子
部の配置を複数列とすることができる。
れているので、以下に示すような効果を奏する。導電性
基材の第一の面に配置されたリード形成部をマスクした
エッチングにより第一の面に凹部を形成し、この第一の
面に半導体素子が取付けられるので、リード形成部は、
凹部で連結され、独立していないため、リードフレーム
単体でのリード形成部の曲がりの不良がなくなる。ま
た、リード形成部は、導電性基材の周辺部から中央部の
方向に延在するように配置されているので、リード端子
部の配置を複数列とすることができる。
【００３０】また、導電性基材は４辺を有し、リード形
成部は、導電性基材の各辺から中央部の方向に延在する
ように配置されているので、リード端子部の配置を４辺
に平行なものにすることができる。さらに、リード形成
部は、リード端子部が導電性基材の周辺部に、半導体素
子と接続される接続部が導電性基材の中央部に配置され
ているので、リード端子部を導電性基材の周辺部に設け
ることができる。また、導電性基材の第一の面の中央部
には、半導体素子が取付けられるダイボンド部が設けら
れているので、熱放散のよい半導体装置とすることがで
きる。また、導電性基材の第二の面の中央部には、第一
の面の凹部に達する凹部が形成され、第一の面のリード
形成部の端部が露出されているので、半導体素子と接続
される接続部を第二の面側に設けることができるなど接
続の自由度を増すことができる。
成部は、導電性基材の各辺から中央部の方向に延在する
ように配置されているので、リード端子部の配置を４辺
に平行なものにすることができる。さらに、リード形成
部は、リード端子部が導電性基材の周辺部に、半導体素
子と接続される接続部が導電性基材の中央部に配置され
ているので、リード端子部を導電性基材の周辺部に設け
ることができる。また、導電性基材の第一の面の中央部
には、半導体素子が取付けられるダイボンド部が設けら
れているので、熱放散のよい半導体装置とすることがで
きる。また、導電性基材の第二の面の中央部には、第一
の面の凹部に達する凹部が形成され、第一の面のリード
形成部の端部が露出されているので、半導体素子と接続
される接続部を第二の面側に設けることができるなど接
続の自由度を増すことができる。
【００３１】さらにまた、リード形成部は、リード端子
部が導電性基材の中央部に、半導体素子と接続される接
続部が導電性基材の周辺部に配置されているので、リー
ド端子部を導電性基材の中央部に設けることができる。
また、リードフレームの導電性基材の第一の面に半導体
素子を取付け、第一の面及び半導体素子を樹脂封止して
形成される半導体装置において、導電性基材の第二の面
をエッチングすることによりリードを形成するので、微
細加工しやすいリードを用いてＣＳＰ等の半導体装置に
も適用することができる。
部が導電性基材の中央部に、半導体素子と接続される接
続部が導電性基材の周辺部に配置されているので、リー
ド端子部を導電性基材の中央部に設けることができる。
また、リードフレームの導電性基材の第一の面に半導体
素子を取付け、第一の面及び半導体素子を樹脂封止して
形成される半導体装置において、導電性基材の第二の面
をエッチングすることによりリードを形成するので、微
細加工しやすいリードを用いてＣＳＰ等の半導体装置に
も適用することができる。
【００３２】また、リードフレームの第一の面に、少な
くともリード形成部をマスクしたエッチングにより凹部
を形成する第一の工程と、第一の面に半導体素子を取付
けると共に半導体素子とリード形成部とを接続する第二
の工程と、第一の面と半導体素子とを樹脂封止する第三
の工程と、リードフレームの第一の面と反対側の第二の
面をエッチングしてリードを形成する第四の工程と、リ
ードの端子部を残して第二の面を絶縁部材で覆う第五の
工程を含むので、リードフレーム単体での曲がり不良の
発生が少なく且つ微細加工の可能なリードフレームを使
用した信頼性の高い半導体装置を製造することができ
る。加えて、第二の工程は、リードフレームの第一の面
と反対側の第二の面の中央部をエッチングしてリードフ
レームの第一の面の凹部に達する凹部を形成し、第一の
面のリード形成部の端部を露出した後に行われるので、
半導体素子と接続される接続部を第二の面側に設けるこ
とができるなど接続の自由度を増すことができる。ま
た、第一の工程は、リードフレームの第一の面の凹部を
形成するエッチングと、第二の面の中央部に第一の面の
凹部に達する凹部を形成し、第一の面のリード形成部の
端部を露出させるエッチングとを同時に行なうので、工
程数を増やすことなく接続の自由度を増すことができ
る。
くともリード形成部をマスクしたエッチングにより凹部
を形成する第一の工程と、第一の面に半導体素子を取付
けると共に半導体素子とリード形成部とを接続する第二
の工程と、第一の面と半導体素子とを樹脂封止する第三
の工程と、リードフレームの第一の面と反対側の第二の
面をエッチングしてリードを形成する第四の工程と、リ
ードの端子部を残して第二の面を絶縁部材で覆う第五の
工程を含むので、リードフレーム単体での曲がり不良の
発生が少なく且つ微細加工の可能なリードフレームを使
用した信頼性の高い半導体装置を製造することができ
る。加えて、第二の工程は、リードフレームの第一の面
と反対側の第二の面の中央部をエッチングしてリードフ
レームの第一の面の凹部に達する凹部を形成し、第一の
面のリード形成部の端部を露出した後に行われるので、
半導体素子と接続される接続部を第二の面側に設けるこ
とができるなど接続の自由度を増すことができる。ま
た、第一の工程は、リードフレームの第一の面の凹部を
形成するエッチングと、第二の面の中央部に第一の面の
凹部に達する凹部を形成し、第一の面のリード形成部の
端部を露出させるエッチングとを同時に行なうので、工
程数を増やすことなく接続の自由度を増すことができ
る。
【００３３】また、導電性基材の第一の面に少なくとも
リード形成部をマスクしたエッチングにより凹部を形成
する第一の工程と、導電性基材の第一の面と反対側の第
二の面の中央部をエッチングしてリードフレームの第一
の面の凹部に達する凹部を形成し、第一の面のリード形
成部の端部を露出する第二の工程を含むので、半導体素
子と接続されるリードの接続部を第二の面側に設けるこ
とができるなどリードと半導体素子との接続の自由度を
増したリードフレームとすることができる。さらに、第
一の工程と第二の工程は、同時に行なわれるので、工程
数を増やすことなくリードと半導体素子との接続の自由
度を増したリードフレームとすることができる。
リード形成部をマスクしたエッチングにより凹部を形成
する第一の工程と、導電性基材の第一の面と反対側の第
二の面の中央部をエッチングしてリードフレームの第一
の面の凹部に達する凹部を形成し、第一の面のリード形
成部の端部を露出する第二の工程を含むので、半導体素
子と接続されるリードの接続部を第二の面側に設けるこ
とができるなどリードと半導体素子との接続の自由度を
増したリードフレームとすることができる。さらに、第
一の工程と第二の工程は、同時に行なわれるので、工程
数を増やすことなくリードと半導体素子との接続の自由
度を増したリードフレームとすることができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１によるリードフレー
ムを示す斜視図である。
ムを示す斜視図である。
【図２】 この発明の実施の形態１によるリードフレー
ムの製造工程を示す図である。
ムの製造工程を示す図である。
【図３】 この発明の実施の形態１によるリードフレー
ムの製造工程を示す図である。
ムの製造工程を示す図である。
【図４】 この発明の実施の形態２によるリードフレー
ムを示す斜視図である。
ムを示す斜視図である。
【図５】 この発明の実施の形態２によるリードフレー
ムの製造工程を示す図である。
ムの製造工程を示す図である。
【図６】 この発明の実施の形態３によるリードフレー
ムを示す斜視図である。
ムを示す斜視図である。
【図７】 この発明の実施の形態３によるリードフレー
ムを示す斜視図である。
ムを示す斜視図である。
【図８】 この発明の実施の形態４によるリードフレー
ムを示す斜視図である。
ムを示す斜視図である。
【図９】 この発明の実施の形態５による半導体装置の
製造工程を示す図である。
製造工程を示す図である。
【図１０】 この発明の実施の形態５による半導体装置
の製造工程を示す図である。
の製造工程を示す図である。
【図１１】 この発明の実施の形態６による半導体装置
の製造工程を示す図である。
の製造工程を示す図である。
【図１２】 この発明の実施の形態６による半導体装置
の製造工程を示す図である。
の製造工程を示す図である。
【図１３】 この発明の実施の形態７による半導体装置
の製造工程を示す図である。
の製造工程を示す図である。
【図１４】 この発明の実施の形態７による半導体装置
の製造工程を示す図である。
の製造工程を示す図である。
【図１５】 この発明の実施の形態８によるリードフレ
ームを示す斜視図である。
ームを示す斜視図である。
【図１６】 この発明の実施の形態８による半導体装置
の製造工程を示す図である。
の製造工程を示す図である。
【図１７】 この発明の実施の形態８による半導体装置
の製造工程を示す図である。
の製造工程を示す図である。
【図１８】 従来のリードフレームを示す斜視図であ
る。
る。
【図１９】 従来のリードフレームを用いた半導体装置
を示す断面図である。
を示す断面図である。
１ リードフレーム、２ リード、３ リード端子部、
４ ハーフエッチング部、５ ボンデイング用貫通孔、
６ ワイアボンド部、１０ ダイボンド部、１３ チッ
プ、１７ モールド樹脂、１９ はんだボール。
４ ハーフエッチング部、５ ボンデイング用貫通孔、
６ ワイアボンド部、１０ ダイボンド部、１３ チッ
プ、１７ モールド樹脂、１９ はんだボール。
Claims (13)
- 【請求項１】 第一の面とこの第一の面の反対側の第二
の面を有する導電性基材、この導電性基材の第一の面に
配置されたリード形成部、少なくともこのリード形成部
をマスクしたエッチングにより上記第一の面に形成され
た凹部を備え、上記第一の面に半導体素子が取付けられ
ることを特徴とするリードフレーム。 - 【請求項２】 リード形成部は、導電性基材の周辺部か
ら中央部の方向に延在するように配置されていることを
特徴とする請求項１記載のリードフレーム。 - 【請求項３】 導電性基材は４辺を有し、リード形成部
は、上記導電性基材の各辺から中央部の方向に延在する
ように配置されていることを特徴とする請求項１記載の
リードフレーム。 - 【請求項４】 リード形成部は、リード端子部が導電性
基材の周辺部に、半導体素子と接続される接続部が導電
性基材の中央部に配置されていることを特徴とする請求
項１〜請求項３のいずれか一項記載のリードフレーム。 - 【請求項５】 導電性基材の第一の面の中央部には、半
導体素子が取付けられるダイボンド部が設けられている
ことを特徴とする請求項１〜請求項４のいずれか一項記
載のリードフレーム。 - 【請求項６】 導電性基材の第二の面の中央部には、第
一の面の凹部に達する凹部が形成され、第一の面のリー
ド形成部の端部が露出されていることを特徴とする請求
項１〜請求項４のいずれか一項記載のリードフレーム。 - 【請求項７】 リード形成部は、リード端子部が導電性
基材の中央部に、半導体素子と接続される接続部が導電
性基材の周辺部に配置されていることを特徴とする請求
項１〜請求項３のいずれか一項記載のリードフレーム。 - 【請求項８】 請求項１〜請求項７のいずれか一項記載
のリードフレームの導電性基材の第一の面に半導体素子
を取付け、上記第一の面及び半導体素子を樹脂封止して
形成される半導体装置において、上記導電性基材の第二
の面をエッチングすることにより形成され、上記半導体
素子が接続されたリード、及びこのリードの端子部を残
して上記第二の面を覆う絶縁部材を備えたことを特徴と
する半導体装置。 - 【請求項９】 リードフレームの第一の面に、少なくと
もリード形成部をマスクしたエッチングにより凹部を形
成する第一の工程、上記第一の面に半導体素子を取付け
ると共に上記半導体素子と上記リード形成部とを接続す
る第二の工程、上記第一の面と半導体素子とを樹脂封止
する第三の工程、上記リードフレームの第一の面と反対
側の第二の面をエッチングしてリードを形成する第四の
工程、上記リードの端子部を残して上記第二の面を絶縁
部材で覆う第五の工程を含むことを特徴とする半導体装
置の製造方法。 - 【請求項１０】 第二の工程は、リードフレームの第一
の面と反対側の第二の面の中央部をエッチングしてリー
ドフレームの第一の面の凹部に達する凹部を形成し、第
一の面のリード形成部の端部を露出した後に行われるこ
とを特徴とする請求項９記載の半導体装置の製造方法。 - 【請求項１１】 第一の工程は、リードフレームの第一
の面の凹部を形成するエッチングと、第二の面の中央部
に第一の面の凹部に達する凹部を形成し、第一の面のリ
ード形成部の端部を露出させるエッチングとを同時に行
なうことを特徴とする請求項９記載の半導体装置の製造
方法。 - 【請求項１２】 導電性基材の第一の面に少なくともリ
ード形成部をマスクしたエッチングにより凹部を形成す
る第一の工程、導電性基材の第一の面と反対側の第二の
面の中央部をエッチングしてリードフレームの第一の面
の凹部に達する凹部を形成し、第一の面のリード形成部
の端部を露出する第二の工程を含むことを特徴とするリ
ードフレームの製造方法。 - 【請求項１３】 第一の工程と第二の工程は、同時に行
なわれることを特徴とする請求項１２記載のリードフレ
ームの製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9222729A JPH1168006A (ja) | 1997-08-19 | 1997-08-19 | リードフレーム及びこれを用いた半導体装置及びこれらの製造方法 |
| US09/028,660 US6084292A (en) | 1997-08-19 | 1998-02-24 | Lead frame and semiconductor device using the lead frame |
| TW087103696A TW411598B (en) | 1997-08-19 | 1998-03-13 | Lead frame, semiconductor device using the lead frame and method for manufacturing the semiconductor device |
| DE19817128A DE19817128A1 (de) | 1997-08-19 | 1998-04-17 | Zuleitungsrahmen, den Zuleitungsrahmen benutzende Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung |
| KR1019980014565A KR100280931B1 (ko) | 1997-08-19 | 1998-04-23 | 리이드프레임과이것을사용한반도체장치및그제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9222729A JPH1168006A (ja) | 1997-08-19 | 1997-08-19 | リードフレーム及びこれを用いた半導体装置及びこれらの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1168006A true JPH1168006A (ja) | 1999-03-09 |
Family
ID=16786991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9222729A Pending JPH1168006A (ja) | 1997-08-19 | 1997-08-19 | リードフレーム及びこれを用いた半導体装置及びこれらの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6084292A (ja) |
| JP (1) | JPH1168006A (ja) |
| KR (1) | KR100280931B1 (ja) |
| DE (1) | DE19817128A1 (ja) |
| TW (1) | TW411598B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100400673B1 (ko) * | 1999-09-07 | 2003-10-08 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지용 인쇄회로기판 |
| JP2004349716A (ja) * | 2004-07-12 | 2004-12-09 | Sanyo Electric Co Ltd | 板状体および半導体装置の製造方法 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7168084B1 (en) | 1992-12-09 | 2007-01-23 | Sedna Patent Services, Llc | Method and apparatus for targeting virtual objects |
| US9286294B2 (en) | 1992-12-09 | 2016-03-15 | Comcast Ip Holdings I, Llc | Video and digital multimedia aggregator content suggestion engine |
| US6816469B1 (en) | 1999-12-30 | 2004-11-09 | At&T Corp. | IP conference call waiting |
| US6690675B1 (en) | 1999-12-30 | 2004-02-10 | At&T Corp. | User programmable fail-proof IP hotline/warm-line |
| US6826173B1 (en) | 1999-12-30 | 2004-11-30 | At&T Corp. | Enhanced subscriber IP alerting |
| US6775273B1 (en) | 1999-12-30 | 2004-08-10 | At&T Corp. | Simplified IP service control |
| US6917610B1 (en) | 1999-12-30 | 2005-07-12 | At&T Corp. | Activity log for improved call efficiency |
| US6775267B1 (en) | 1999-12-30 | 2004-08-10 | At&T Corp | Method for billing IP broadband subscribers |
| US6678265B1 (en) | 1999-12-30 | 2004-01-13 | At&T Corp. | Local number portability database for on-net IP call |
| US7793326B2 (en) | 2001-08-03 | 2010-09-07 | Comcast Ip Holdings I, Llc | Video and digital multimedia aggregator |
| US7908628B2 (en) | 2001-08-03 | 2011-03-15 | Comcast Ip Holdings I, Llc | Video and digital multimedia aggregator content coding and formatting |
| CN100532059C (zh) * | 2001-08-22 | 2009-08-26 | 索尼公司 | 用于形成模块化电子器件的方法和装置以及模块化电子器件 |
| US7154186B2 (en) * | 2004-03-18 | 2006-12-26 | Fairchild Semiconductor Corporation | Multi-flip chip on lead frame on over molded IC package and method of assembly |
| US7940746B2 (en) | 2004-08-24 | 2011-05-10 | Comcast Cable Holdings, Llc | Method and system for locating a voice over internet protocol (VoIP) device connected to a network |
| US8344487B2 (en) * | 2006-06-29 | 2013-01-01 | Analog Devices, Inc. | Stress mitigation in packaged microchips |
| CN102341899B (zh) * | 2009-03-06 | 2013-05-29 | 优特香港有限公司 | 具有多种ic封装构造的无引线阵列塑料封装 |
| KR101088554B1 (ko) | 2009-03-06 | 2011-12-05 | 카이신 아이엔씨. | 고밀도 콘택트를 가지는 리드리스 집적회로 패키지 |
| CN102395981B (zh) | 2009-04-03 | 2014-12-03 | 凯信公司 | Ic封装的引线框架和制造方法 |
| US20100314728A1 (en) * | 2009-06-16 | 2010-12-16 | Tung Lok Li | Ic package having an inductor etched into a leadframe thereof |
| CN102576701B (zh) | 2009-09-02 | 2016-08-17 | 凯信公司 | Ic封装件及其制造方法 |
| CN103066047B (zh) * | 2012-12-28 | 2016-09-07 | 日月光封装测试(上海)有限公司 | 半导体封装用导线架条及封装方法 |
| US9676614B2 (en) | 2013-02-01 | 2017-06-13 | Analog Devices, Inc. | MEMS device with stress relief structures |
| US10167189B2 (en) | 2014-09-30 | 2019-01-01 | Analog Devices, Inc. | Stress isolation platform for MEMS devices |
| US10131538B2 (en) | 2015-09-14 | 2018-11-20 | Analog Devices, Inc. | Mechanically isolated MEMS device |
| US9978613B1 (en) * | 2017-03-07 | 2018-05-22 | Texas Instruments Incorporated | Method for making lead frames for integrated circuit packages |
| US11417611B2 (en) | 2020-02-25 | 2022-08-16 | Analog Devices International Unlimited Company | Devices and methods for reducing stress on circuit components |
| US11981560B2 (en) | 2020-06-09 | 2024-05-14 | Analog Devices, Inc. | Stress-isolated MEMS device comprising substrate having cavity and method of manufacture |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2840316B2 (ja) * | 1989-09-06 | 1998-12-24 | 新光電気工業株式会社 | 半導体装置およびその製造方法 |
| JPH0521649A (ja) * | 1991-07-11 | 1993-01-29 | Nec Corp | 半導体装置 |
| JPH05275603A (ja) * | 1992-03-26 | 1993-10-22 | Nec Corp | リードフレーム用金属板 |
| JPH06326227A (ja) * | 1993-05-11 | 1994-11-25 | Dainippon Printing Co Ltd | 多層リードフレームの製造方法及び構造 |
| JPH08306853A (ja) * | 1995-05-09 | 1996-11-22 | Fujitsu Ltd | 半導体装置及びその製造方法及びリードフレームの製造方法 |
| JPH098207A (ja) * | 1995-06-21 | 1997-01-10 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置 |
-
1997
- 1997-08-19 JP JP9222729A patent/JPH1168006A/ja active Pending
-
1998
- 1998-02-24 US US09/028,660 patent/US6084292A/en not_active Expired - Fee Related
- 1998-03-13 TW TW087103696A patent/TW411598B/zh not_active IP Right Cessation
- 1998-04-17 DE DE19817128A patent/DE19817128A1/de not_active Withdrawn
- 1998-04-23 KR KR1019980014565A patent/KR100280931B1/ko not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100400673B1 (ko) * | 1999-09-07 | 2003-10-08 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지용 인쇄회로기판 |
| JP2004349716A (ja) * | 2004-07-12 | 2004-12-09 | Sanyo Electric Co Ltd | 板状体および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100280931B1 (ko) | 2001-02-01 |
| DE19817128A1 (de) | 1999-03-04 |
| TW411598B (en) | 2000-11-11 |
| KR19990023120A (ko) | 1999-03-25 |
| US6084292A (en) | 2000-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1168006A (ja) | リードフレーム及びこれを用いた半導体装置及びこれらの製造方法 | |
| US6498099B1 (en) | Leadless plastic chip carrier with etch back pad singulation | |
| JP3780122B2 (ja) | 半導体装置の製造方法 | |
| US6762118B2 (en) | Package having array of metal pegs linked by printed circuit lines | |
| US8184453B1 (en) | Increased capacity semiconductor package | |
| WO2001003186A9 (fr) | Dispositif a semi-conducteurs, son procede de fabrication et structure de montage d'un dispositif a semi-conducteurs | |
| JPH11195742A (ja) | 半導体装置及びその製造方法とそれに用いるリードフレーム | |
| JP3470111B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH09252014A (ja) | 半導体素子の製造方法 | |
| US6696749B1 (en) | Package structure having tapering support bars and leads | |
| KR100804341B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP4091050B2 (ja) | 半導体装置の製造方法 | |
| US20040262752A1 (en) | Semiconductor device | |
| JPH11297917A (ja) | 半導体装置及びその製造方法 | |
| JP3992877B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2528192B2 (ja) | 半導体装置 | |
| JP2954108B2 (ja) | 半導体装置およびその製造方法 | |
| JP3891772B2 (ja) | 半導体装置 | |
| JP3153185B2 (ja) | 半導体装置 | |
| JP3419922B2 (ja) | 半導体装置 | |
| JPH0547985A (ja) | 半導体装置の製造方法 | |
| KR950010866B1 (ko) | 표면 실장형(surface mounting type) 반도체 패키지(package) | |
| JP2004200719A (ja) | 半導体装置 | |
| JP2005135938A (ja) | 半導体装置およびその製造方法 | |
| KR100460072B1 (ko) | 반도체패키지 |