JPS6035597A - 多層配線構造 - Google Patents
多層配線構造Info
- Publication number
- JPS6035597A JPS6035597A JP14381883A JP14381883A JPS6035597A JP S6035597 A JPS6035597 A JP S6035597A JP 14381883 A JP14381883 A JP 14381883A JP 14381883 A JP14381883 A JP 14381883A JP S6035597 A JPS6035597 A JP S6035597A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- wiring layer
- film
- hole
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Laminated Bodies (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は多層配線構造に関し、特に微細スルーホールを
通して上下の配線層の間の接続をとるための構造に関す
るものである。
通して上下の配線層の間の接続をとるための構造に関す
るものである。
半導体集積回路装置では絶縁膜を挾んだ上下に上側配線
層と下側配線層を形成する多層配線構造が必要であるが
、同時にこれら上下の配線層は前記絶縁層を通して相互
に導通接続させる必要がある。このため、従来の多層配
線構造では、下側配線層上の絶縁膜にスルーホールを形
成し、このスルーホール上に上側配線層を形成すること
により上、下の配線層を直接的に接続(コンタクト)す
る構成がとられている(特開r1353−81094号
公報)。
層と下側配線層を形成する多層配線構造が必要であるが
、同時にこれら上下の配線層は前記絶縁層を通して相互
に導通接続させる必要がある。このため、従来の多層配
線構造では、下側配線層上の絶縁膜にスルーホールを形
成し、このスルーホール上に上側配線層を形成すること
により上、下の配線層を直接的に接続(コンタクト)す
る構成がとられている(特開r1353−81094号
公報)。
しかしながら1回路累子の高集積化に伴なってスルーホ
ール径の微小化が要求され、かつこれに伴なってスルー
ホールの加工にドライエツチング法が使用されるように
なると、第1図に示すように絶縁膜2に開口させたスル
ーホール3の形状が急峻なものになる。このため、下側
配線層4上に上側配線層5を蒸着法等によって形成する
とカバレッジ不良による所謂段切れが生じ、スルーホー
ル部で上側配線層5の断線が生じてしまうことが考えら
れる。図中、1はセラミyり或いはシリコンウェーハ等
の基板である。
ール径の微小化が要求され、かつこれに伴なってスルー
ホールの加工にドライエツチング法が使用されるように
なると、第1図に示すように絶縁膜2に開口させたスル
ーホール3の形状が急峻なものになる。このため、下側
配線層4上に上側配線層5を蒸着法等によって形成する
とカバレッジ不良による所謂段切れが生じ、スルーホー
ル部で上側配線層5の断線が生じてしまうことが考えら
れる。図中、1はセラミyり或いはシリコンウェーハ等
の基板である。
本発明の目的はスルーホールの微細化や形状の急峻化が
進んだ場合にもスルーホール内における上側配線層の段
切れによる断線を防止し5これ罠より信頼性の高い多層
配線構造を提供することにある。
進んだ場合にもスルーホール内における上側配線層の段
切れによる断線を防止し5これ罠より信頼性の高い多層
配線構造を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、上、下の各配線層間の絶縁膜に形成したスル
ーホール内圧半田を充填させ、この半田を介して上、下
の配線層のコンタクトをとることにより、スルーホール
の微細化、急峻化にもかかわらず上側配線層の段切れな
いし断線を防止し。
ーホール内圧半田を充填させ、この半田を介して上、下
の配線層のコンタクトをとることにより、スルーホール
の微細化、急峻化にもかかわらず上側配線層の段切れな
いし断線を防止し。
これにより多層配線構造の信O)1性を向上するもので
ある。
ある。
第2図囚〜0は本発明の実施例を―造工程順に示すもの
であり、半導体禦子チップを実装するセラミック裁板1
1上に多層配線構造を施した例を示している 先ず同図穴のように基板工1上にホトレジスト膜12を
マスクとして第1配線層(下側配線層)13を所定パタ
ーン形状に形成する。この第1配線層13はTi膜14
、 (’ II膜15 r A u膜16を順次蒸着
法等により積層し、その後ホトレジスト膜12をその上
のT1膜14 、 Cu膜15.Au膜16とともに除
去する所謂リフトオフ法によって、同図03)のように
形成している。第1配線層13の形成はマスク蒸着法に
よって行ってもよい。Ti膜14は基板(セラミック)
11との密着性を向上させ、CLI膜15は後述する半
田との濡れ性を確保し、Au膜16はCu膜15の酸化
を防止するだめのものである、 次いで、CVD法等によって全面にSin、或いはPS
G等の絶縁膜17を全面に形成し、その上で同図(C)
のようにコンタクトを必要とする第1配線層13上の絶
縁膜17にスルーホール18を形成″1−る。このスル
ーホール18はドライエツチング法により微細に形成す
る。
であり、半導体禦子チップを実装するセラミック裁板1
1上に多層配線構造を施した例を示している 先ず同図穴のように基板工1上にホトレジスト膜12を
マスクとして第1配線層(下側配線層)13を所定パタ
ーン形状に形成する。この第1配線層13はTi膜14
、 (’ II膜15 r A u膜16を順次蒸着
法等により積層し、その後ホトレジスト膜12をその上
のT1膜14 、 Cu膜15.Au膜16とともに除
去する所謂リフトオフ法によって、同図03)のように
形成している。第1配線層13の形成はマスク蒸着法に
よって行ってもよい。Ti膜14は基板(セラミック)
11との密着性を向上させ、CLI膜15は後述する半
田との濡れ性を確保し、Au膜16はCu膜15の酸化
を防止するだめのものである、 次いで、CVD法等によって全面にSin、或いはPS
G等の絶縁膜17を全面に形成し、その上で同図(C)
のようにコンタクトを必要とする第1配線層13上の絶
縁膜17にスルーホール18を形成″1−る。このスル
ーホール18はドライエツチング法により微細に形成す
る。
次に同図00ようにスルーホール18を合む絶縁膜17
上に部分的に半田(Pb/Sn)膜19を形成する。こ
の半田膜19はマスク蒸着法により形成するが、ホトレ
ジストを利用しリフトオフ法であってもよい。しかる上
でこれを加熱して半田膜19を溶融すれば、半田は個れ
性のない絶縁膜17では反撥され、濡れ性のよい第1配
線層13の上面に集められ、この結果同図(Qのように
半田19はスルーホール18内に充填される。このとき
、半田膜190面積及び膜厚を適切に定めておくことに
より半Hj量はスルーホール18容積に略等しくなり、
したがって半田19の上面は絶縁膜17の上面と略一致
し、平坦なものになる。また。
上に部分的に半田(Pb/Sn)膜19を形成する。こ
の半田膜19はマスク蒸着法により形成するが、ホトレ
ジストを利用しリフトオフ法であってもよい。しかる上
でこれを加熱して半田膜19を溶融すれば、半田は個れ
性のない絶縁膜17では反撥され、濡れ性のよい第1配
線層13の上面に集められ、この結果同図(Qのように
半田19はスルーホール18内に充填される。このとき
、半田膜190面積及び膜厚を適切に定めておくことに
より半Hj量はスルーホール18容積に略等しくなり、
したがって半田19の上面は絶縁膜17の上面と略一致
し、平坦なものになる。また。
加熱によってTiとCuの合金層20が形成される。
次いで同図[F]のように第2配線層(上側配線15)
21をり7トオフ法によって前記絶縁膜17上に形成す
る。第2配線層2工はCLI膜22とT1膜23とから
なり前記スルーホール18上にも形成されろうこの後加
熱することにより半田19が丹溶融して第2配線層22
に接続される。このとき半田19内にCu膜22からC
uが吸込まれ、半田19が大きくなり接続が密になる。
21をり7トオフ法によって前記絶縁膜17上に形成す
る。第2配線層2工はCLI膜22とT1膜23とから
なり前記スルーホール18上にも形成されろうこの後加
熱することにより半田19が丹溶融して第2配線層22
に接続される。このとき半田19内にCu膜22からC
uが吸込まれ、半田19が大きくなり接続が密になる。
この結果。
同図(QのようにT 1−Cu合金層24が形成される
と共に、第1配線層13と第2配線層21とはスルーホ
ール18内に充填された半田19によって接続(コンタ
クト)されることになる。なお、平面構造を第3図に示
し、同図の1111線が第2図の断面線である。
と共に、第1配線層13と第2配線層21とはスルーホ
ール18内に充填された半田19によって接続(コンタ
クト)されることになる。なお、平面構造を第3図に示
し、同図の1111線が第2図の断面線である。
したがってこの2層配腺構造によれば、スルーホール1
8をドライエツチング法で形成して微細化、急峻化され
ても、スルーホール18内に半田19を充填してその上
面を平坦化しているので。
8をドライエツチング法で形成して微細化、急峻化され
ても、スルーホール18内に半田19を充填してその上
面を平坦化しているので。
第2配線層21を形成したときKも段切れが生じること
はな(断線も防止できろうこれにより信頼性の高い多層
配線構造が構成できる。
はな(断線も防止できろうこれにより信頼性の高い多層
配線構造が構成できる。
(1)上、下の各配線層間の絶縁膜に形成したスルーホ
ール内圧半田を充填してその上面の平坦化を図っている
ので、上側配線層の1す「切れを防止し、その断線を防
止して信頼性の高い多層配線構造を得ることができる。
ール内圧半田を充填してその上面の平坦化を図っている
ので、上側配線層の1す「切れを防止し、その断線を防
止して信頼性の高い多層配線構造を得ることができる。
(2)スルーホールを含む絶縁膜上に半田膜を形成した
上でこれを溶融し、半田の個れ性を利用して半田をスル
ーホール内に充填させるようにしているので、前記構成
を容易に形成することができる。
上でこれを溶融し、半田の個れ性を利用して半田をスル
ーホール内に充填させるようにしているので、前記構成
を容易に形成することができる。
t31 スルーホールの微細化、急峻化にかかわらず配
線層の断線を防止できるので、半導体集積回路装置の微
細化、つまり高集積化を実現できる。
線層の断線を防止できるので、半導体集積回路装置の微
細化、つまり高集積化を実現できる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を通説しない範囲で柚々変史可
能であることはいうまでもない、たとえば、半田はPb
/Sn半田に限らず他の半田も使用できる。また、上、
下の6配amはA2材にて構成してもよく、半田との簡
れ性がよく半田マイグレーションを起こさないものであ
れば他の金属であってもよいっまた。セラミック重板1
1表面の平坦化のため、第1配線層形成前にガラス等を
塗布しておいてもよいつさらには半田に替えて、比較的
低い加熱温度で流動性を示し下地金属との刈れ性を利用
し℃スルーホール内に埋込むことができる金属材料を用
いることもできる。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を通説しない範囲で柚々変史可
能であることはいうまでもない、たとえば、半田はPb
/Sn半田に限らず他の半田も使用できる。また、上、
下の6配amはA2材にて構成してもよく、半田との簡
れ性がよく半田マイグレーションを起こさないものであ
れば他の金属であってもよいっまた。セラミック重板1
1表面の平坦化のため、第1配線層形成前にガラス等を
塗布しておいてもよいつさらには半田に替えて、比較的
低い加熱温度で流動性を示し下地金属との刈れ性を利用
し℃スルーホール内に埋込むことができる金属材料を用
いることもできる。
たとえば易融合金、硬ろうなどを下地金属層の融点等を
考慮した上で用いることができろう〔利用分野〕 以上の説明では主として本発す1者によってなされた発
明をその背景となった利用分野である半導体装置に適用
した場合について説明したが、それに限定されるもので
はなく、一般的な電子回路用基板の多層配線構造にも適
用できる。
考慮した上で用いることができろう〔利用分野〕 以上の説明では主として本発す1者によってなされた発
明をその背景となった利用分野である半導体装置に適用
した場合について説明したが、それに限定されるもので
はなく、一般的な電子回路用基板の多層配線構造にも適
用できる。
第1図は従来構造の不具合を説明するための断面図。
<rx)
第2図(4)〜佃ま本発明構造を製造工程順に説明する
ための断面図。 第3図は平面図である。 11・・・セラミック裁板、12・・・ホトレジスト膜
。 13・・・第1配線層(下側配a層)、17・・・絶縁
膜。 18・・・スルーホール、19・・・半田、21・・・
第2配線層(上側配線層)。 第 1[4 ゾ / 第3図 /、9
ための断面図。 第3図は平面図である。 11・・・セラミック裁板、12・・・ホトレジスト膜
。 13・・・第1配線層(下側配a層)、17・・・絶縁
膜。 18・・・スルーホール、19・・・半田、21・・・
第2配線層(上側配線層)。 第 1[4 ゾ / 第3図 /、9
Claims (1)
- 【特許請求の範囲】 1、絶縁膜の上、下に夫々上側配線層と下側配線層を形
成し、前記絶縁膜に形成したスルーホールを介して前記
上、下の各配線層を接続導通させてなる多層配線構造に
おいて、前記スルーホール内には半田を充填させ、この
半田を介して前記上。 下の各配線層を接続したことを特徴とする多層配線構造
。 2、半田の上面を絶縁膜の上面と略一致させてなる特許
請求の範囲第1項記載の多層内C線構造。 3、半田はスルーホールおよびこれを含む絶縁膜上部位
に選択的に膜形成した後、これを加熱溶融してスルーホ
ール内に充填させてなる特許請求の範囲第1項又は第2
項記載の多層配線構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14381883A JPS6035597A (ja) | 1983-08-08 | 1983-08-08 | 多層配線構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14381883A JPS6035597A (ja) | 1983-08-08 | 1983-08-08 | 多層配線構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6035597A true JPS6035597A (ja) | 1985-02-23 |
Family
ID=15347669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14381883A Pending JPS6035597A (ja) | 1983-08-08 | 1983-08-08 | 多層配線構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6035597A (ja) |
-
1983
- 1983-08-08 JP JP14381883A patent/JPS6035597A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5480835A (en) | Electrical interconnect and method for forming the same | |
| US4897918A (en) | Method of manufacturing an interboard connection terminal | |
| CN100364092C (zh) | 半导体器件及其生产方法 | |
| KR100342897B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| US4710592A (en) | Multilayer wiring substrate with engineering change pads | |
| US4360142A (en) | Method of forming a solder interconnection capable of sustained high power levels between a semiconductor device and a supporting substrate | |
| US20100071944A1 (en) | Chip capacitor embedded pwb | |
| JPH01262696A (ja) | 絶縁性基板を製造する方法 | |
| US7026239B2 (en) | Method for making an anisotropic conductive polymer film on a semiconductor wafer | |
| JPS62230027A (ja) | 半導体装置の製造方法 | |
| JP3779478B2 (ja) | 中継基板及びその製造方法 | |
| US7053481B2 (en) | High capacitance package substrate | |
| JPH05198697A (ja) | シリコン基板金属ビア形成方法およびマルチチップモジュール製造方法 | |
| US20070273025A1 (en) | Device Comprising Circuit Elements Connected By Bonding Bump Structure | |
| JPS6035597A (ja) | 多層配線構造 | |
| JP4520665B2 (ja) | プリント配線板及びその製造方法並びに部品実装構造 | |
| US6281445B1 (en) | Device and method for connecting two electronic components | |
| JPS5950544A (ja) | 多層配線の形成方法 | |
| JPH0563955B2 (ja) | ||
| JP4570051B2 (ja) | 回路基板、電子デバイス及びその製造 | |
| JP2817873B2 (ja) | 混成集積回路基板及びその製造方法 | |
| JPS61166144A (ja) | ペレット取付基板の製造方法 | |
| JPS592329A (ja) | 半導体集積回路基板の製造方法 | |
| JPH06151618A (ja) | 半導体素子収納用パッケージ | |
| JPS63220549A (ja) | 集積回路装置 |