JPH01262696A - 絶縁性基板を製造する方法 - Google Patents

絶縁性基板を製造する方法

Info

Publication number
JPH01262696A
JPH01262696A JP1043410A JP4341089A JPH01262696A JP H01262696 A JPH01262696 A JP H01262696A JP 1043410 A JP1043410 A JP 1043410A JP 4341089 A JP4341089 A JP 4341089A JP H01262696 A JPH01262696 A JP H01262696A
Authority
JP
Japan
Prior art keywords
metal
substrate
layer
deposited
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1043410A
Other languages
English (en)
Other versions
JP2505877B2 (ja
Inventor
David W Boss
デヴイト・ウイリアム・ボス
Timothy W Carr
テイモシイ・ウイリアム・カー
Derry J Dubetsky
デリイ・ジエイ・ドウベツスキイ
George M Greenstein
ジヨージ・マーチン・グリーンステイン
Warren D Grobman
ワーレン・デヴイド・グロブマン
Carl P Hayunga
カール・ピイータ・ヘイウンガ
Amanda H Kumar
アナンダ・ホサケレ・クマー
Walter F Lange
ワルター・フレドリツク・ラーンジ
Robert H Massey
ロバート・ヘンリイ・マーゼイ
Paul H Palmateer
ポール・ハリイ・パルマター
John A Romano
ジヨン・アンソニイ・ロマノ
Da-Yuan Shih
ダーユーン・シイー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH01262696A publication Critical patent/JPH01262696A/ja
Application granted granted Critical
Publication of JP2505877B2 publication Critical patent/JP2505877B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49163—Manufacturing circuit on or in base with sintering of base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12389—All metal or with adjacent metals having variation in thickness
    • Y10T428/12396—Discontinuous surface component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal
    • Y10T428/31681—Next to polyester, polyamide or polyimide [e.g., alkyd, glue, or nylon, etc.]

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ん 産業上の利用分野 本発明はマイクロエレクトロニクス応用のための密封基
板に関し、さらに具体的には基板を密封し、基板上に装
置を取付けるための低応力ベースを与える密封層の使用
に関する。
B、従来技術 マイクロエレクトロニクスの分野においては、半導体装
置間に相互接続を与え、装置から電源への相互接続を与
えるために高密度、高強度のパッケージングを与える必
要がある。望ましい電気的性質には低い誘電率を有する
高い絶縁性の支持媒体中の高い導電性の媒体が含まれる
。熱的には、パッケージは動作環境だけでな(、部品の
処理及び製造中に受ける熱サイクルにも耐えなければな
らない。機械的には、基板パッケージはチップ及びピン
の結合応力、並びにパッケージングの次のレベルに相互
接続する際の応力に耐えることが望ましい。さらにパッ
ケージは浸食性の薬剤の浸透などによって所望の性質が
劣化しないように密封されていなくてはならない。アル
ミナは所望の多(の機械的性質を有するが、最適の電気
的性質及び熱的特性を持たない。電気的な観点からは、
アルミナは比較的高い誘電率を有する。アルミナの熱膨
張係数はチップに使用されるシリコン材料の熱膨張係数
と両立しない。この熱膨張の非両立性はアルミナとシリ
コンの相互接続体に疲労による故障を生ずる。アルミナ
を使用することの他の欠点は、アルミナが非常に高い焼
結温度(1100−1600℃)を有し、これが同時に
焼結できる金属を、モリブデンもしくはタングステンの
ような高融点のし7ラクトリ金属に制限している。高温
度金属の電気的性質はあまシ望ましいものではな(、な
かでも固有抵抗値が高い。
アルミナに代る絶縁材料として、ガラス・セラミック複
合材料が開発されている。この複合材料は誘電率が低(
、熱膨張係数も好都合であるために、アルミナの良好な
代替材料と考えられる。この複合材料の他の利点として
は焼結温度がより低い点にある。焼結温度が850−1
000℃であるために、従来使用していたレフラフトリ
金属よりも導電性が優れている金、銀、及び銅のような
同時焼結可能な金属が使用できる。ガラス・セラミック
複合材料を使用することの欠点は、これ等が一般に従来
の絶縁材料と比較して強さ及び粘り強さが弱い点にある
。破断力が低いので、絶縁材料と関連する金属の間の熱
膨張の不一致によりひび割れが生ずる。万一処理中にひ
び割れが生ずると、パッケージに処理溶液が浸透して、
パッケージの完全性がそこなわれる。1988年3月1
1日に米国に出願された米国特許出願番号第16760
6号に基く優先権主張をして出願された特許出願では、
セラミックと関連する内部金属間に均一なギャップが形
成されて、熱的に一致しない材料間に膨張領域が与えら
れている。このようなギャップの形成は必然的に基板を
処理溶液にさらすことになり、直接材料に、又直接的で
はないが部品の性能に影響を与える。本発明は密封性の
問題を解決し、同時にセラミックの破断を防止する応力
の消散を与える。
上述の問題に対する従来の解決法には、IBMテクニカ
ル・ディスクロージャ・プレイテン(Technica
l  Disclosure  Bulletin:T
DB)第16巻、第2号第624頁(1973年7月)
及び米国特許第4257606号に開示されているよう
に、ボイドもしくはひび割れを充填するのに絶縁材料を
使用することが含まれる。
この文献の各々に開示されているようにボイド及びひび
割れを充填すると、多孔性でなくすることができる。た
だし細孔の寸法と材料の六回張力の関係は、充填をさま
たげるものであってはならない。この不完全充填の問題
は重要でないというわげではない。セラミックス及びガ
ラス・セラミックス中に見られる細孔の充填には、サブ
ミクロンの寸法の空間を充填できる材料が必要であるが
、これは多くの非反応性、無機性の絶縁材料では達成で
きない。ある無機層/充填剤の使用に関する問題点は充
填材料がパンケージとその使用に関連する応力を解放し
ない点にある。装置が基板上に取付けられて、すべての
相互接続が完了した完成モジュール上の保護層として有
機物の層が提案されている。たとえば、IBM  TD
B、第15巻、第6号、第1974頁(1972年11
月)には、アセンブリをその後に導入される冷却液から
守る有機材料層の使用を開示している。同じように、基
板アセンブリ上に付着される有機材料の使用については
IBM  TDB第29巻、第3号、第1073頁(1
98<5年8月)にも見られるが、これではアルファ粒
子が基板から放射されるのを防止する障壁として、ポリ
マー層を使用している。
各側とも、有機材料の使用は、その時点迄に多くの有害
な液体がアセンブリ中にすでに捕獲されている最終処理
段階に限られて〜・る。さらに装置の接続前の、最終ア
センブリの平坦性は問題にされていない。
C1発明が解決しようとする問題点 本発明の目的は密封性の基板を与え、該基板に相互接続
するための平坦な低応力ペースを与えるための構造体を
与えることにある。
本発明に従えば、密封及び応力の問題が解決されるだけ
でなく、この解決がその場で、基板レベルで行われ、装
置を取付けるための優れた平担なベースが与えられる。
D0問題点を解決するための手段 本発明の第1の実施例は、加熱処理された基板の上下の
表面上に、基板の内部金属特徴部分と整列して付着され
た捕獲パッドを含む構造体である。
応力解放層が捕獲パッド及び基板の全表面上に付着され
る。相互接続は基板の表面上の捕獲パッドから応力解放
層の外側の表面迄なされ、その上にピン、装置、ワイア
等を接続する結合パッドが付着される。
第2の実施例では、同じ(応力解放/密封層が焼結され
た基板の表面上に付着される。しかしながら、この第2
の実施例では、内部金属特徴部分に関連する捕獲パッド
及び相互接続構造体の使用を必要としない。即ち応力解
放/密封層が選択的に処理されて、内部金属特徴部分と
整列し、接触する領域で導電性を示し、層の残りの領域
が共形の絶縁密封層として働(ようにされる。
E、実施例 上述のように、半導体の応用においてパッケージングの
ための絶縁材料の選択には好ましい電気的性質とともに
、機械的及び熱的性質が考慮される。米国特許第430
1324号に開示されているタイプのガラス・セラミッ
ク複合材料の理想的な電気的性質は、使用される時のシ
リコンをベースとする装置との熱的両立性、低融点の優
れた導電性の金属との同時焼結性によってガラス・セラ
ミック複合材料を最も望ましいものにしている。
しかしながら、材料の機械的強さは標準の多層セラミッ
クの処理条件に耐えるのに必要とされる値よりも幾分低
い。
標準の多層セラミックの処理については、いくつかの特
許文献に開示されている。その例は米国特許第3518
756号に見出される。その基本的段階は、セラミック
粒子と結合剤のスラリーを混合し、スラリーを注型によ
ってシートにし、シートを乾燥し、ポンチもしくは他の
方法でシート中に開孔のパターンを形成し、開孔中にス
クリーニングするか、他の付着技術によってシートに金
属を付着し、シートを積層してスタックにし、スタック
を加熱処理して、結合剤を焼却し、セラミック及び金属
を焼結することより成る。基本的パッケージの形成後の
処理には、上側の表面への金属付着及び装置の結合、並
びに下側の表面へのピンの結合が含まれる。ガラス・セ
ラミック材料に最大の応力を与える処理の段階には高温
での加熱処理及び焼結後の加熱処理が含まれる。
加熱処理に関連する熱応力は材料の熱膨張係数の不一致
。具体的にはガラス・セラミックの膨張と金属の膨張の
不一致による。銅もしくは金をペースとする金属(合金
)は700℃−1000℃のような高熱条件下でセラミ
ック材料の膨張の略4倍の割合で膨張する。材料が極め
て高い温度にさらされる比較的短い間に、セラミック材
料は大きな応力を受けて、セラミック中にひび割れが生
ずる。上述のように、セラミック中のひび割れは処理溶
剤を基板中に浸透させる。金属の近(に捕獲された溶剤
は金属の腐食を生じ、他方絶縁材料のバルク中に捕獲さ
れた流体は材料の破壊だけでなく、その後の熱サイクル
中に基板に応力及び膨張を生ずる。最後は、基板中の多
くの細孔によって基板全体がそこなわれる。材料の変更
及び具体的に選択されたガラス・セラミック組織と金属
によって与えられる電気的性質のやむを得ない変更でな
く、悪い効果を減少して密封性の問題を解決する方が好
ましい。熱膨張の不一致による応力は関連する材料のT
CE(熱膨張係数)を調整することによって減少できる
が、この方法は最終パッケージの電気的性質を変えてし
まう。本発明は必ずしもひび割れの除去を目的とせず、
ひび割れに関連する浸透性を除去することを目的とする
。焼結後の応力に関しても熱゛処理段階は同じTCEの
問題を生ずる。さらに、結合によって与えられる機械的
応力があって、下のセラミックを破断する。
熱的性質の場合と同じように、基板の材料の機械的強さ
は容易には変えられず、変えると絶縁材料の誘電率に影
響が生ずる。しかしながら基板上の機械的応力は本発明
によって最小にできる。
本発明の第1の実施例は米国特許第3518758号に
従って焼結されることによって処理されたコージライト
をペースとする のような晶化可能なガラス・セラミッ
ク基板及びパッケージの水平表面全体上に付着された−
様な応力解放兼密封層を有する構造体である。密封層は
焼結された基板及びその同時焼結きれた金属上に付着さ
れることが好ましい。密封層はポリマー材料であること
が最も好ましい。BTDA−APRのような温度安定な
ポリイシドが理想的であシ、サーミド(Thermid
)(ナショナル・スターチ社(NationalSta
rch  Company)の登録商標製品)が今日迄
で知られている最良の材料である。ポリマイドもしくは
他の密封材料の温度安定性は動作にとってだけでな(、
動作温度を越える温度サイクルを含む結合パッドの付着
及びピンもしくは装置の結合のための熱的に安定な下層
を与えるので重要である。
上層としては優れた機械的性質を有するポリマー材料を
選択することが好ましい。結合パッドもしくは他の金属
特徴部分がポリマー層上に付着されても、機械的応力は
可撓性のポリマー媒体中で容易に消散され、これによっ
て割れやすいガラス・セラミック上の応力が解消される
。ポリマー層はパッケージの完成に必要などの処理溶剤
によっても影響のないものを選択しなければならない。
さらに、ポリマーの被覆は容易に平坦に付着される点で
好都合である。ポリマー層の付着はスピン被覆もしくは
多(の一般に知られた付着技術によって達成される。さ
らに本発明にとっては、ポリマーが”そのまま”(即ち
溶媒なく)付着されるか、溶媒とともに溶液として付着
され、その後溶媒が駆逐されるかは重要でない。金属を
付着した基板の本体部分に浸透する処理溶媒もしくは副
生成物に基板がさらされない限シ、ポリマーを硬化即ち
重合化する方法は本発明にとって重要でない。
多層のポリマー被覆が第5図に示されている。
第5図で優れた付着性を有する層57及び58は応力の
消散に関して優れた機械的性質を有する材料の層59を
取囲んでいる。サンプルの構造体ではPMDA−ODA
誘導ポリイミドの薄い(1−4ミクロン)層58がガラ
ス・セラミック52及び金属53に高い付着性を示すポ
リマー密封層として先ず付着される。BTDA−APR
誘導ポリイミドのような侵れた”クツション”効果を有
するポリマーのよシ厚い(6−15ミクロンの)中間層
59が薄い層58上に付着される。最後に、たとえばP
MDA−ODA誘導ポリイミドの他の薄い(1−4ミク
ロン)層が中間層59上に付着され、結合パッドを付着
するための良好な付着性ベースが与えられる。優れた付
着性に関連して云えば、セラミック及び金属特徴部分の
両方に対する付着性が最初に付着される層58のための
要件である。一番上の層57のための基準は金属に対す
る良好な付着性である。
ポリマーであることが好ましい上層の表面から基板の表
面にある、下の金属特徴部分への電気的接続は種々の方
法で達成される。夫々一番上及び一番上の表面のための
第1図及び第2図に示した上述の第1の実施例は第1図
の同時焼結される金属特徴部分14及び第2図の24を
含む基板の表面に付着さるべき上層19.29を有する
(基板内の絶縁層は夫々12及び22で金属バイアは夫
々13及び26で示されている)。金属特徴部分はその
後に結合される結合パッド16.26だげでなくバイア
自体のまわシの封止を与える”捕獲パッド″として付着
される。表面の捕獲パッドは下の内部金属特徴部分の直
径よシもがなシ大きい直径を有し、これによってその後
の相互接続のための大きなターゲットが与えられる。及
び第2図に示され、上述の特許出願中に開示されている
ように、パッケージは焼結後バイアのまわりに均一なギ
ャップを有するように製造できる。このギャップは上述
の特許出願に開示されているようにして充填されるか、
密封層もしくは金属の捕獲/結合パッドで封止される。
捕獲パッドは部品の焼結前もしくは加熱処理の完了後の
一般に知られている金属付着段階に付着できる。もしピ
ン18もしくは装置の結合が直接基板の表面にあるパッ
ドになされるならば、このような結合パッドを使用して
も、バイア及び周囲のセラミックに必然的に応力が生ず
る。従って、密封層が金属特徴部分を含む基板上に付着
される。従ってこの密封層はパッケージに不当な応力を
与えることなくピンもしくは装置を結合するのに必要な
応力の解放を与える。
上層19.29を通る電気的接続体15及び25は上層
中にバイアをエツチングすることによって形成される。
ポリマー層を直接エツチングする好ましい方法はレーザ
・エツチングである。レーザ書込みによる切除が使用さ
れる時はマスキングは不要である。上層中にバイアを与
える他の方法は上層として感光性のポリマーを使用し、
下の金属と整列しない上層の領域をマスクして、下の捕
獲パッドと一致する上層の部分を選択的に露光して、適
切な溶剤で上層の露光部分を溶解し去る方法である。こ
の分野の専門家にとっては、感光性ポリマーとしては上
述のようにネガティブ・レジストとして働くポリマー、
もしくは上層の照射部分がそのまま残されて、バイアと
整列するマスクされた領域が溶解し去られるポジティブ
・レジストとして働くポリマーが選択できることは明ら
かであろう。下の金属14.24に電気的接続を与える
ための開孔の他の形成方法も容易に思いつかれるであろ
う。捕獲パッドは整列の問題を最小にするためのターゲ
ットだけでなく封止も与えるが、ポリマー層自体が捕獲
パッドがない時に任意のバイアのギャップを密封する。
理想的には相互接続金属からバイア金属への直接整列は
上部の表面のバイア金属をスクリーニングするために使
用したマスクを使用して達成できる。下の金属14.2
4と上層19.29間の電気的接続体は即ち第1図の相
互接続金属15と第2図の相互接続金属25はバイア・
チャネル中にスクリーニングされる金属もしくはある金
属をベースとするペースト、マスクを介してチャネル中
に付着される金属もしくは第1図の結合パッド16及び
第2図の26の付着中にチャネル中に流し込まれる金属
でよい。相互接続金属を選択するためのバジメータはこ
れが電気的接続を与えること、その金属の付着によって
上層を変質させないことである。後者の変質は金属自体
の性質というよりも上層の材料の性質によるものである
。ポリマーと相互接続体の多層構造体をこのようにして
形成し、所望のパッケージを与えることができる。
他の関連構造体への相互接続を第6図に示す。
第6図でガラス・セラミック62と同時焼結される金属
もしくはある金属をベースとするバイア63は、焼結後
の基板の表面を越えて突出している。
ここで上層69が基板の表面と平坦になるように被覆さ
れ、過剰な部分が金属特徴部分から除去される。図示さ
れているように、バイア/金属特徴部分のまわシにギャ
ップがある時には、捕獲ギャップがない時でも上層材料
がギャップを密封する。
このような密封の形は、セラミックと接触するバイア材
料部分がないので、バイア材料がもはや浸透出来ない空
気ギャップに膨張できるので特に有用である。金属特徴
部分が突出している時には上層の表面に相互接続する時
の整列の問題はない。
金属特徴部分が空気ギャップとでなくセラミックと接触
している状態で構造体が焼結される時には、あらゆる可
能性でセラミックにひび割れが見られるであろう。勿論
上層がひび割れを充填するので、発生する浸透の可能性
はない。構造体を完成するために、金属もしくはある金
属をベースとする結合パッド66を上層69の表面上に
付着する。結合パッドに結合される装置、ピンもしくは
ワイアはポリマー中に応力を発生するが、ポリマーが優
れた機械的性質を有する時にはこれが応力を容易に消散
する。従ってガラス・セラミック本体はひび割れもしく
は破断を生ずるに十分な応力を焼結後に受けることはな
い。
実施例1 本発明の第1実施例のサンプルが次のよう【して製造さ
れた。
結合剤、溶媒、可塑化剤及びコージライトの主結晶相を
有する晶化可能ガラスのスラリーが上述の従来技術に従
って注型されてグリーンシートにされた。乾燥したグリ
ーンシートをパターン化して、このパターンに銅をベー
スとする金属を付着した。次に金属を付着したグリーン
シートを積層したが、この時マスクを介して一番上及び
一番下のグリーンシート上の金属パターンと接触するよ
りに表面に追加の銅をベースとする金属を付着した。積
層及び焼結は米国特許第4234367号に開示されて
いる方法に従って行われた。加熱処理に続いて、一番下
及び一番下の基板の表面にPMDA−ODA誘導ポリイ
ミドの薄い(5μm)層がスプレー被覆された。ポリイ
ミドはこの米国特許の方法に従って熱的に硬化された。
金属付着用のマスクよシもかなシ小さな寸法を有するマ
スクを使用してポリイミドを照射エツチングして、ポリ
イミド中に開孔を形成し、下の金属の表面を露出した。
最初の、表面の金属付着段階中に使用したものと同じマ
スクを使用してポリイミド層の表面に結合パッドを付着
した。ポリイミド中の開孔は結合パッドのための第1の
金属のスクリーニングによって充填された。従って追加
の付着段階は必要がなくなる。一番下の面、即ちピン結
合表面の上には、従来の技術に従って、結合パッドとし
て多層の金属が付着された。各表面の有する結合条件に
従って一番上と一番下の表面上では異なる金属系を使用
した。ピン結合表面の場合には、適切な金属系は180
AのZr(付着力が優れている)、5μmのCu(電気
泳動抵抗のため)、1μmのTi(cuと次のはんだ金
属間の付着促進のため)及びはんだ付けのための500
0 AoのAu(第1図17)である。ピンをこの結合
パッドにはんだ付けして、数回のビン引張りテストを行
った。ピンは約4,85Kgの最大引張り力に耐え、し
かもセラミックの故障/破断は生じなかった。装置結合
表面の場合は、所望の結合に適切な金属よシ成る結合パ
ッドを一般に知られている技術に従って付着した。たと
えば、ワイア・ボンディングの位置には、一般に知られ
ているスパッタリング技術を使用して厚い金の結合層を
含む多層スタックが付着された。
クリップ・フロップ装置を結合する位置では、−般に知
られている技術に従ってはんだ結合に適した多層パッド
を付着した。各場合とも、結合パッドは数回の熱サイク
ルによっても元のまま残され、基板上の熱的及び機械的
応力が解放されていることを示した。
第3図(A)、(B)、第4図(A)、(B)、(c)
及び第7図に示した第2の実施例は共形の上層を使用す
るが、下の金属特徴部分と整列する、上層の領域の部分
のサブトラクティブ・エツチングを使用しない。
この実施例は上層の付着後の基板表面の露出の必要がな
く、共形的上層の連続した被覆を与える。
第6図(A)、(B)に示した、第2の実施例の1つの
例では、化学的蒸着もしくは他の適切な技術に従って、
基板32上に一様に付着された絶縁性もしくは半導体の
上層、ここではポリシリコン39が使用されている。絶
縁上層の付着の後に、下の金属特徴部分33と整列し、
接触している、上層中の領域35が選択的に導電性にさ
れる。ポリシリコン層を導電性にするためには、その後
の結合パッドの付着に使用できるのと同じマスクを介し
て、イオン・インプランテーションが使用できる。この
整列領域は導電性ではあるが、多(の場合、ピン、装置
、ワイア等を直接結合するには付着力が貧弱である。従
って、後に結合パッド36を付着することが好ましい。
絶縁層として付着でき、選択的に導電性にすることがで
きる材料の他の例は、放射熱によって熱的に溶融して導
電性になるカルコジエナイド・ガラスである。第2の実
施例の好ましいモードは、共形上層として所望の応力消
散機械的特性を有するポリマー層を付着し、下の金属特
徴部分と整列する領域に選択的に導電性をたとえば化学
的ドーピングによって導入するものである。このような
ポリマー材料を付着すると、ポリマーが、存在する可能
性のあるギャップの少なくとも表面部分を充填するので
(第3図(B)の領域31参照)、密封のための捕獲パ
ッドは必要とサレナい。この実施例の自己整列性によっ
てサブトラクティブ・エツチング及び相互接続のための
大きな直径のターゲットの必要性はな(なる。この第2
の実施例は実際に具体化してみなかったが、このような
構造体が成功裡に製造できることは明らかであろう。
第2の実施例を具体化する他の方法は第4図(A)、 
(B)及び(c)に示したように、基板42上に導電性
の上層49を一様に付着して、その抜上の導体46と整
列していない、上層の部分49′をパッシベーションす
るものである。下の導体43と整列する、上層の領域4
5は上層の残りの部分をパツシベートする処理、たとえ
ば酸化処理からマスクされる。導電性に残される(たと
えば酸化されない)材料は結合パッドとして働くことが
できるが、必要ならば他の付着によって、結合パッド4
6を与えることができる。代替方法として、第4図(c
)に示すように、下の整列領域45をパッシベーション
から防護するためのマスクとして使用するために結合パ
ッド48がパッシベーションの前に付着できる。当然の
ことながら、結合パッドのために解決される金属は上層
の非マスク部分を非導電性にするために使用するパッシ
ベーション技術に無害でなげればならない。
第2の実施例を具体化するための他の手段は、パッケー
ジ中のある部分では第1の導電性媒体に関して導電性で
あシ、他の部分では導電性でない(具体的に説明すると
、短絡できる可能性のある金属特徴部分間で導通せず、
上の結合パッドと下の金属特徴部分間では導通する)よ
うな抵抗値を有する材料を選択するものである。この実
施例では第7図に示すように、上の金属特徴部分76と
(金属)バイ773間では機能レベルでt/L2の抵抗
値Rvを有してこれ等の金属特徴部分間では導通が生じ
、他方−つの金属特徴部分78と他方76間の非短絡抵
抗と呼ばれる、値L / L tの抵抗値はこれ等の金
属特徴部分間の導通を禁止するに十分である共形薄膜7
9が使用される。ここでLは同一平面(共形簿膜の表面
)上の金属特徴部分間の距離であシ、tは共形薄膜の厚
さである。
実施例2 上述のように、基板の表面上に延出している内部金属上
に同時焼結されるスタッドを与える次の方法はその後に
付着される上の密封/応力解放層の上の表面への相互接
続を容易にする。基板の処理が代表的な手順に従って、
金属を付着したグリーンシートの積層迄行われる。次に
ノ(ツケージの一番上及び一番下の表面に追加の金属を
付着したグリーンシートが追加され、一般に知られた処
理段階が続けられる。この追加のグリーンシートは基板
全体に使用されたものと同じ導電性金属が付着され、従
ってこの金属は同時に焼結する。しかしながら、この追
加のグリーンシートとしては)くルクのセラミックとは
同時に焼結せず、焼結後の本体の表面から容易に除去可
能な材料が選択される。700−1000℃の範囲で焼
結するガラス・セラミックの場合は、一番下、一番下の
追加のグリーンシートとしては金属を付着したアルミナ
・グリーンシートが適切である。1200℃をはるかに
越える焼結温度を有するアルミナはガラス・セラミック
の相対的に低い焼結温度では焼結しない。さらにアルミ
ナは十分多孔性のまま残され、下のガラス・セラミック
から結合剤が除去できる。
さらにアルミナのシートから結合剤を除去すると、ガラ
ス・セラミックの焼結後に基板表面に残されているすべ
ては粉末状のアルミナであり、これは基板表面を研削し
たり、及び焼結した金属スタッドをせん断したりするこ
とな(基板の表面から容易に除去できる。アルミナの粉
末を除去した後、ポリイミドもしくは他の上層材料がガ
ラス・セラミック表面及びスタッド上に共形的に付着さ
れ、標準の処理方法によって平坦にされ、スタッドの表
面が再び露出される。同時に焼結されるスタッド形成方
法を使用すると、強靭な自己整列した、同時焼結相互接
続体が与えられ、整列及び平坦化過程の際のい(つかの
困難な問題が除去される。
本発明に従う同時焼結スタッド形成技術は上述の平坦な
、金属付着密封層以外の多(の構造体を与えることがで
きる。たとえば、突出した金属部分の存在によって、金
属を付着した部分のテストが容易になる。
F8発明の効果 本発明に従えば、密封性の基板を与え、該基板に相互接
続するための平坦な低応力ベースを与えるるための構造
体が与えられる。
【図面の簡単な説明】
第1図は基板の一番下の表面に適用された本発明の第1
の実施例の断面図である。 第2図は基板の一番上の表面に適用された本発明の第1
の実施例の断面図である。 第3図(A)及び(B)は非導電性の密封層の選択され
た領域に導電性が導入される本発明の第2の実施例の方
法及び構造体を示した断面図である。 第4図(A)、(B)及び(c) は、基板中の内部金
属特徴部分と整列していない導電性の密封層の領域が非
導電性にされる本発明の第2の実施例の方法及び構造体
を示した断面図である。 第5図は良好な付着性及び優れた応力吸収性を示す層状
にされたポリマー構造体の図である。 第6図は基板と密封/応力解放層の一番上の表面間の相
互接続体が同時焼結によって形成された本発明の構造体
を示す図である。 第7図はある部分が導電性で、他の部分が非導電性であ
る、選択された共形密封薄膜の断面図である。 12.22・・・・絶縁層、13.23・・・・金属バ
イア、14.24・・・・金属、15.25・・・・電
気的接続体、16.26・・・・結合パッド、17・・
・・はんだ、18・・・・ピン、19.29・・・・上
層。 li人 インターナショカル・ビジネス・マシi/ズ・
コーポレーション代理人 弁理士  山   本   
仁   朗(外1名) 第2図 :#11=赴上屈 第4図(c)

Claims (3)

    【特許請求の範囲】
  1. (1)(a)導電性バイアを有する基板と、(b)上記
    基板の表面上に付着された、上記基板と異なる材料で形
    成された密封層と、 (c)上記密封層の上に付着された少なくとも1つの導
    電性の結合パッドと、 (d)上記結合パッド及び上記導電性バイアと接触する
    上記密封層を通つて延びる導電性媒体とを有し、 基板と異なる材料で形成された表面密封層を介して基板
    の導電性バイアに対する外部接続を取出す構造を有する
    ことを特徴とする電子回路基板構造体。
  2. (2)特許請求の範囲第1項において、上記密封層がポ
    リマー材料で形成されていることを特徴とする電子回路
    基板構造体。
  3. (3)特許請求の範囲第2項において、上記基板と上記
    密封層との間に、上記導電性バイアよりも大きな寸法を
    有し上記導電性パッドに接続された導電性の結合パッド
    を有することを特徴とする電子回路基板構造体。
JP4341089A 1988-03-11 1989-02-27 基板を製造する方法 Expired - Lifetime JP2505877B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/167,290 US4880684A (en) 1988-03-11 1988-03-11 Sealing and stress relief layers and use thereof
US167290 1988-03-11

Publications (2)

Publication Number Publication Date
JPH01262696A true JPH01262696A (ja) 1989-10-19
JP2505877B2 JP2505877B2 (ja) 1996-06-12

Family

ID=22606749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4341089A Expired - Lifetime JP2505877B2 (ja) 1988-03-11 1989-02-27 基板を製造する方法

Country Status (4)

Country Link
US (1) US4880684A (ja)
EP (1) EP0332559A3 (ja)
JP (1) JP2505877B2 (ja)
CA (1) CA1286791C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04243978A (ja) * 1990-10-04 1992-09-01 E I Du Pont De Nemours & Co セラミック体の焼成の間の収縮を減少させる方法
JP2008507120A (ja) * 2004-07-06 2008-03-06 エプコス アクチエンゲゼルシャフト 電気的な構成素子及びこの電気的な構成素子を製作するための方法

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02148789A (ja) * 1988-03-11 1990-06-07 Internatl Business Mach Corp <Ibm> 電子回路基板
US5139851A (en) * 1988-03-11 1992-08-18 International Business Machines Corporation Low dielectric composite substrate
US5139852A (en) * 1988-03-11 1992-08-18 International Business Machines Corporation Low dielectric composite substrate
US4942076A (en) * 1988-11-03 1990-07-17 Micro Substrates, Inc. Ceramic substrate with metal filled via holes for hybrid microcircuits and method of making the same
US5290375A (en) * 1989-08-05 1994-03-01 Nippondenso Co., Ltd. Process for manufacturing ceramic multilayer substrate
US5198264A (en) * 1989-10-30 1993-03-30 Motorola, Inc. Method for adhering polyimide to a substrate
US5123164A (en) * 1989-12-08 1992-06-23 Rockwell International Corporation Hermetic organic/inorganic interconnection substrate for hybrid circuit manufacture
JPH03211757A (ja) * 1989-12-21 1991-09-17 General Electric Co <Ge> 気密封じの物体
US5241456A (en) * 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
US5266522A (en) * 1991-04-10 1993-11-30 International Business Machines Corporation Structure and method for corrosion and stress-resistant interconnecting metallurgy
US5175609A (en) * 1991-04-10 1992-12-29 International Business Machines Corporation Structure and method for corrosion and stress-resistant interconnecting metallurgy
US5196251A (en) * 1991-04-30 1993-03-23 International Business Machines Corporation Ceramic substrate having a protective coating thereon and a method for protecting a ceramic substrate
US5165984A (en) * 1991-07-30 1992-11-24 At&T Bell Laboratories Stepped multilayer interconnection apparatus and method of making the same
JP2868167B2 (ja) * 1991-08-05 1999-03-10 インターナショナル・ビジネス・マシーンズ・コーポレイション 多重レベル高密度相互接続構造体及び高密度相互接続構造体
EP0547684A3 (en) * 1991-12-18 1996-11-06 Koninkl Philips Electronics Nv Method of manufacturing a semiconductor body comprising a carrier wafer and a monocrystalline semiconducting top layer
US5336444A (en) * 1992-05-29 1994-08-09 International Business Machines Corporation Ceramic via composition, multilayer ceramic circuit containing same, and process for using same
US5436412A (en) * 1992-10-30 1995-07-25 International Business Machines Corporation Interconnect structure having improved metallization
US5367195A (en) * 1993-01-08 1994-11-22 International Business Machines Corporation Structure and method for a superbarrier to prevent diffusion between a noble and a non-noble metal
US5454161A (en) * 1993-04-29 1995-10-03 Fujitsu Limited Through hole interconnect substrate fabrication process
US5411563A (en) * 1993-06-25 1995-05-02 Industrial Technology Research Institute Strengthening of multilayer ceramic/glass articles
JP2570617B2 (ja) * 1994-05-13 1997-01-08 日本電気株式会社 多層配線セラミック基板のビア構造及びその製造方法
WO1996041376A1 (en) * 1995-06-07 1996-12-19 International Business Machines Corporation Mesh planes for multilayer module
US5700549A (en) * 1996-06-24 1997-12-23 International Business Machines Corporation Structure to reduce stress in multilayer ceramic substrates
US5932485A (en) * 1997-10-21 1999-08-03 Micron Technology, Inc. Method of laser ablation of semiconductor structures
US8035214B1 (en) * 1998-12-16 2011-10-11 Ibiden Co., Ltd. Conductive connecting pin for package substance
US6136419A (en) * 1999-05-26 2000-10-24 International Business Machines Corporation Ceramic substrate having a sealed layer
EP1296360A1 (en) * 2000-05-26 2003-03-26 Ibiden Co., Ltd. Semiconductor manufacturing and inspecting device
DE602004028349D1 (de) * 2003-03-04 2010-09-09 Rohm & Haas Elect Mat Koaxiale wellenleitermikrostrukturen und verfahern zu ihrer bildung
JP4412143B2 (ja) * 2004-01-14 2010-02-10 セイコーエプソン株式会社 検査用治具の製造方法
US7199450B2 (en) * 2005-05-13 2007-04-03 International Business Machines Corporation Materials and method to seal vias in silicon substrates
KR100875625B1 (ko) 2005-11-14 2008-12-24 티디케이가부시기가이샤 복합 배선 기판 및 그 제조 방법
US7482215B2 (en) 2006-08-30 2009-01-27 International Business Machines Corporation Self-aligned dual segment liner and method of manufacturing the same
CN101274734A (zh) 2006-12-30 2008-10-01 罗门哈斯电子材料有限公司 三维微结构及其形成方法
KR101472134B1 (ko) 2007-03-20 2014-12-15 누보트로닉스, 엘.엘.씨 동축 전송선 마이크로구조물 및 그의 형성방법
KR101593686B1 (ko) 2007-03-20 2016-02-12 누보트로닉스, 엘.엘.씨 일체화된 전자 요소들 및 이들의 형성 방법
US20110123783A1 (en) 2009-11-23 2011-05-26 David Sherrer Multilayer build processses and devices thereof
US8917150B2 (en) * 2010-01-22 2014-12-23 Nuvotronics, Llc Waveguide balun having waveguide structures disposed over a ground plane and having probes located in channels
KR101796098B1 (ko) * 2010-01-22 2017-11-10 누보트로닉스, 인크. 열관리
US8866300B1 (en) 2011-06-05 2014-10-21 Nuvotronics, Llc Devices and methods for solder flow control in three-dimensional microstructures
US8814601B1 (en) * 2011-06-06 2014-08-26 Nuvotronics, Llc Batch fabricated microconnectors
EP2731783A4 (en) 2011-07-13 2016-03-09 Nuvotronics Llc METHOD FOR PRODUCING ELECTRONIC AND MECHANICAL STRUCTURES
US9325044B2 (en) 2013-01-26 2016-04-26 Nuvotronics, Inc. Multi-layer digital elliptic filter and method
US9306254B1 (en) 2013-03-15 2016-04-05 Nuvotronics, Inc. Substrate-free mechanical interconnection of electronic sub-systems using a spring configuration
US9306255B1 (en) 2013-03-15 2016-04-05 Nuvotronics, Inc. Microstructure including microstructural waveguide elements and/or IC chips that are mechanically interconnected to each other
WO2015109208A2 (en) 2014-01-17 2015-07-23 Nuvotronics, Llc Wafer scale test interface unit: low loss and high isolation devices and methods for high speed and high density mixed signal interconnects and contactors
US10847469B2 (en) 2016-04-26 2020-11-24 Cubic Corporation CTE compensation for wafer-level and chip-scale packages and assemblies
US10511073B2 (en) 2014-12-03 2019-12-17 Cubic Corporation Systems and methods for manufacturing stacked circuits and transmission lines
JP2017183653A (ja) * 2016-03-31 2017-10-05 スナップトラック・インコーポレーテッド 高周波用多層配線基板とその製造方法
US10319654B1 (en) 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010698A (ja) * 1983-06-29 1985-01-19 日本電気株式会社 多層配線基板およびその製造方法
JPS6180896A (ja) * 1984-09-28 1986-04-24 株式会社日立製作所 多層配線基板
JPS61125196A (ja) * 1984-11-22 1986-06-12 日本電気株式会社 回路基板
JPS6253000A (ja) * 1985-08-31 1987-03-07 日本電気株式会社 半導体の実装構造
JPS62189796A (ja) * 1986-02-15 1987-08-19 イビデン株式会社 多層プリント配線板の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3683105A (en) * 1970-10-13 1972-08-08 Westinghouse Electric Corp Microcircuit modular package
JPS5232270A (en) * 1975-09-05 1977-03-11 Hitachi Ltd Passivation film formaion by sputtering
JPS5328266A (en) * 1976-08-13 1978-03-16 Fujitsu Ltd Method of producing multilayer ceramic substrate
US4386116A (en) * 1981-12-24 1983-05-31 International Business Machines Corporation Process for making multilayer integrated circuit substrate
WO1983003943A1 (en) * 1982-05-03 1983-11-10 Motorola, Inc. Improved bonding means and methods for polymer coated devices
US4430365A (en) * 1982-07-22 1984-02-07 International Business Machines Corporation Method for forming conductive lines and vias
JPS5987893A (ja) * 1982-11-12 1984-05-21 株式会社日立製作所 配線基板とその製造方法およびそれを用いた半導体装置
JPS6014494A (ja) * 1983-07-04 1985-01-25 株式会社日立製作所 セラミツク多層配線基板およびその製造方法
US4569876A (en) * 1984-08-08 1986-02-11 Nec Corporation Multi-layered substrate having a fine wiring structure for LSI or VLSI circuits
US4617730A (en) * 1984-08-13 1986-10-21 International Business Machines Corporation Method of fabricating a chip interposer
US4721831A (en) * 1987-01-28 1988-01-26 Unisys Corporation Module for packaging and electrically interconnecting integrated circuit chips on a porous substrate, and method of fabricating same
US4799983A (en) * 1987-07-20 1989-01-24 International Business Machines Corporation Multilayer ceramic substrate and process for forming therefor
US4805683A (en) * 1988-03-04 1989-02-21 International Business Machines Corporation Method for producing a plurality of layers of metallurgy

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010698A (ja) * 1983-06-29 1985-01-19 日本電気株式会社 多層配線基板およびその製造方法
JPS6180896A (ja) * 1984-09-28 1986-04-24 株式会社日立製作所 多層配線基板
JPS61125196A (ja) * 1984-11-22 1986-06-12 日本電気株式会社 回路基板
JPS6253000A (ja) * 1985-08-31 1987-03-07 日本電気株式会社 半導体の実装構造
JPS62189796A (ja) * 1986-02-15 1987-08-19 イビデン株式会社 多層プリント配線板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04243978A (ja) * 1990-10-04 1992-09-01 E I Du Pont De Nemours & Co セラミック体の焼成の間の収縮を減少させる方法
JP2008507120A (ja) * 2004-07-06 2008-03-06 エプコス アクチエンゲゼルシャフト 電気的な構成素子及びこの電気的な構成素子を製作するための方法
US7928558B2 (en) 2004-07-06 2011-04-19 Epcos Ag Production of an electrical component and component
US8415251B2 (en) 2004-07-06 2013-04-09 Epcos Ag Electric component and component and method for the production thereof

Also Published As

Publication number Publication date
CA1286791C (en) 1991-07-23
EP0332559A2 (en) 1989-09-13
JP2505877B2 (ja) 1996-06-12
EP0332559A3 (en) 1990-12-19
US4880684A (en) 1989-11-14

Similar Documents

Publication Publication Date Title
JP2505877B2 (ja) 基板を製造する方法
JP3401767B2 (ja) 多層セラミック基板およびその製造方法
US4753694A (en) Process for forming multilayered ceramic substrate having solid metal conductors
KR101572600B1 (ko) 다층 배선 요소와 마이크로전자 요소가 실장된 어셈블리
US4221047A (en) Multilayered glass-ceramic substrate for mounting of semiconductor device
US6093476A (en) Wiring substrate having vias
US6594891B1 (en) Process for forming multi-layer electronic structures
CN100568489C (zh) 电路模块及其制造方法
JP4790614B2 (ja) 高信頼性多層回路基板およびその形成方法
TWI298913B (ja)
US7221050B2 (en) Substrate having a functionally gradient coefficient of thermal expansion
US4879156A (en) Multilayered ceramic substrate having solid non-porous metal conductors
EP1611611B1 (en) Methods for fabricating three-dimensional all organic interconnect structures
CN1302455A (zh) 层叠的集成电路封装
US5041695A (en) Co-fired ceramic package for a power circuit
US6291272B1 (en) Structure and process for making substrate packages for high frequency application
WO2006093191A1 (ja) 半導体パッケージ及びその製造方法
JP3199637B2 (ja) 多層配線基板の製造方法
CN115448758B (zh) 一种ltcc基板的制作方法及ltcc基板
US20190229026A1 (en) Ceramic- based Fan - Out Wafer Level Packaging
JP4262967B2 (ja) 不良コンデンサのメッキ除去方法
TWI816267B (zh) 內埋式封裝結構
JP4070198B2 (ja) 配線基板
JPH1051108A (ja) 転写シート及びそれを用いた配線基板の製造方法
JP2687604B2 (ja) プリント回路基板の製造方法