JPS6035635B2 - 電子時計 - Google Patents
電子時計Info
- Publication number
- JPS6035635B2 JPS6035635B2 JP6894975A JP6894975A JPS6035635B2 JP S6035635 B2 JPS6035635 B2 JP S6035635B2 JP 6894975 A JP6894975 A JP 6894975A JP 6894975 A JP6894975 A JP 6894975A JP S6035635 B2 JPS6035635 B2 JP S6035635B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- reset
- drive pulse
- motor drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
- G04C3/00—Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means
- G04C3/14—Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means incorporating a stepping motor
- G04C3/143—Means to reduce power consumption by reducing pulse width or amplitude and related problems, e.g. detection of unwanted or missing step
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electromechanical Clocks (AREA)
Description
【発明の詳細な説明】
本発明は電子時計の針を回転させる２相式モータの駆動
回路、特に任意秒停止を純電子的に補償することができ
る駆動回路の改良に関する。
回路、特に任意秒停止を純電子的に補償することができ
る駆動回路の改良に関する。
電子時計の駆動回路において、リセットをかける直前の
回転子の静止位置を電子的に記憶しておいて、リセット
解除後に加えられる最初の駆動パルスが無駄にならない
ようにパルスを発生する方式が種々提案されている。一
例として、モータ駆動信号発生部の後半部にリセット機
能をもたないフリップフロップ、例えばトグルフリップ
フロツプを設けこれによって位相反転機能とともにモー
タの磁気適性を記憶させる機能をもたせるようにしたも
のなどが挙げられる。
回転子の静止位置を電子的に記憶しておいて、リセット
解除後に加えられる最初の駆動パルスが無駄にならない
ようにパルスを発生する方式が種々提案されている。一
例として、モータ駆動信号発生部の後半部にリセット機
能をもたないフリップフロップ、例えばトグルフリップ
フロツプを設けこれによって位相反転機能とともにモー
タの磁気適性を記憶させる機能をもたせるようにしたも
のなどが挙げられる。
これ等の方式はリセット時に２相モータの停止位置を機
械的に規制する必要がないために機械部品点数を少なく
することができる点および動作の信頼性を向上させるこ
とができる点で秀れている。また前述したようなＴ．Ｆ
Ｆを用いたり、カウンタの最終段の分周用のＦＦにその
ような機能を持たせることは、回路構成を簡単化するた
めには秀えている。しかしながらいずれも発振器からモ
ータまでがすべて直列的に接続されているために雑音耐
性について若干弱いという欠点がある。本発明に目的は
より信頼性の高い改良された電子時計の駆動回路を提供
することにある。前記目的を達成するために、本発明に
よる回路はリセット開始前のモータ駆動パルス発生端子
と別の端子にリセット信号解除後一定秒時内に駆動パル
スを発生する形式の２相式モータ駆動回路において、分
周回路と、前記分周回路の出力機に接続されている制御
回路と、前記制御回路出力を整形してモータ駆動パルス
を作る整形回路と、前記整形回路の出力端に入力端子が
接続されている記憶回路とを含み、前記制御回路が前記
リセット信号と、前記記憶回路出力に従ってその出力を
調整することにより、リセット信号解除後にモータに印
加されるパルスの位相を調整するように構成してある。
械的に規制する必要がないために機械部品点数を少なく
することができる点および動作の信頼性を向上させるこ
とができる点で秀れている。また前述したようなＴ．Ｆ
Ｆを用いたり、カウンタの最終段の分周用のＦＦにその
ような機能を持たせることは、回路構成を簡単化するた
めには秀えている。しかしながらいずれも発振器からモ
ータまでがすべて直列的に接続されているために雑音耐
性について若干弱いという欠点がある。本発明に目的は
より信頼性の高い改良された電子時計の駆動回路を提供
することにある。前記目的を達成するために、本発明に
よる回路はリセット開始前のモータ駆動パルス発生端子
と別の端子にリセット信号解除後一定秒時内に駆動パル
スを発生する形式の２相式モータ駆動回路において、分
周回路と、前記分周回路の出力機に接続されている制御
回路と、前記制御回路出力を整形してモータ駆動パルス
を作る整形回路と、前記整形回路の出力端に入力端子が
接続されている記憶回路とを含み、前記制御回路が前記
リセット信号と、前記記憶回路出力に従ってその出力を
調整することにより、リセット信号解除後にモータに印
加されるパルスの位相を調整するように構成してある。
このような構成による回路はモータ駆動パルス出力端か
ら信号が帰還されることになり、動作は確実となり、本
発明の目的は完全に達成される。以下図面等を参照して
本発明をさらに詳しく説明する。
ら信号が帰還されることになり、動作は確実となり、本
発明の目的は完全に達成される。以下図面等を参照して
本発明をさらに詳しく説明する。
第１図は本発明による駆動回路の実施例を示す回路図で
ある。第２図は前記回路の動作を説明するためのタイム
チャートである。分周回路１は図示しない水晶発振器の
発振周波数を分周する回路であって、リセツト回路の端
子５がハイレベル日のときにリセット状態になる回路で
あって、リセットが解除されると分周を開始するように
なっている。制御回路４はこの分周器４はこの分周器１
の出力１−Ｑ，１−Ｑを制御入力に従って、そのま）あ
るいは反転して伝達する回路である。この回路の詳しい
動作については後に述べる。パルス幅調整回路２は、制
御回路４の出力４５，４６を整形して図示しないモータ
の入力端子に供給する回路である。このパルス幅調整回
路２は制御回路４の出力４５が日からいこ変化したとき
、２１には４６が７秒遅延して伝わるため７秒のパルス
幅のあるモータ駆動パルスＡが発生し、同様に４６が日
からＬに変化したとき、２２には４５が７秒遅延して伝
わるため、丁秒のパルス幅のあるモータ駆動パルスＢが
発生する。つまりモータ駆動パルスＡが日のとき、モー
タ駆動パルスＢは必ずＬに、モータ駆動パルスＢが日の
とき、モータ駆動パルスＡは必ずＬ‘こなり、両方とも
同時にＬになることはあるが、同時に日になることはな
い。またリセット時においては、両方ともＬである。記
憶回路３は、セットリセットフリップフロツプから構成
されておりモータ駆動パルスＡが日になると、３１を日
、３２をＬにし、モータ駆動パルスＢが日になると、３
１をＬ、３２を日にし、モータ駆動パルスＡ，ＢがＬの
場合は、３１，３２を前の状態に保つ回路である。
ある。第２図は前記回路の動作を説明するためのタイム
チャートである。分周回路１は図示しない水晶発振器の
発振周波数を分周する回路であって、リセツト回路の端
子５がハイレベル日のときにリセット状態になる回路で
あって、リセットが解除されると分周を開始するように
なっている。制御回路４はこの分周器４はこの分周器１
の出力１−Ｑ，１−Ｑを制御入力に従って、そのま）あ
るいは反転して伝達する回路である。この回路の詳しい
動作については後に述べる。パルス幅調整回路２は、制
御回路４の出力４５，４６を整形して図示しないモータ
の入力端子に供給する回路である。このパルス幅調整回
路２は制御回路４の出力４５が日からいこ変化したとき
、２１には４６が７秒遅延して伝わるため７秒のパルス
幅のあるモータ駆動パルスＡが発生し、同様に４６が日
からＬに変化したとき、２２には４５が７秒遅延して伝
わるため、丁秒のパルス幅のあるモータ駆動パルスＢが
発生する。つまりモータ駆動パルスＡが日のとき、モー
タ駆動パルスＢは必ずＬに、モータ駆動パルスＢが日の
とき、モータ駆動パルスＡは必ずＬ‘こなり、両方とも
同時にＬになることはあるが、同時に日になることはな
い。またリセット時においては、両方ともＬである。記
憶回路３は、セットリセットフリップフロツプから構成
されておりモータ駆動パルスＡが日になると、３１を日
、３２をＬにし、モータ駆動パルスＢが日になると、３
１をＬ、３２を日にし、モータ駆動パルスＡ，ＢがＬの
場合は、３１，３２を前の状態に保つ回路である。
次に制御回路４について説明する。
リセット信号５がＬの場合、４１，４２共にＬになり、
相反する４３，４４は前の状態（４３がハィレベルで４
４がロウレベルの場合は、トランスミッションゲート４
７，４８を開き、インバータ４９，５０の電源をオフに
するため、４５には１一Ｑが、４６には１一Ｑが伝わる
。また４３がＬで４４が日の場合は、トランスミッショ
ンゲート４７，４８を閉じ、ィンバータ４９，５０の電
源をオンにするため、４５には１一Ｑが、４６には１一
Ｑが伝わる。）を保つので、ｔ秒間隔でモータ駆動パル
スＡ，Ｂの発生端子が交互に出力パルスが発生する。次
に、第２図の期間６のようにモータ駆動パルスＡが発生
した後リセット端子５が日になった場合、４１が日、４
２がＬになるので、４３が日、４４がＬになる。
相反する４３，４４は前の状態（４３がハィレベルで４
４がロウレベルの場合は、トランスミッションゲート４
７，４８を開き、インバータ４９，５０の電源をオフに
するため、４５には１一Ｑが、４６には１一Ｑが伝わる
。また４３がＬで４４が日の場合は、トランスミッショ
ンゲート４７，４８を閉じ、ィンバータ４９，５０の電
源をオンにするため、４５には１一Ｑが、４６には１一
Ｑが伝わる。）を保つので、ｔ秒間隔でモータ駆動パル
スＡ，Ｂの発生端子が交互に出力パルスが発生する。次
に、第２図の期間６のようにモータ駆動パルスＡが発生
した後リセット端子５が日になった場合、４１が日、４
２がＬになるので、４３が日、４４がＬになる。
続いてトランスミッションゲート４７，４８は開き、ィ
ンバータ４９，５０は電源オフになり、４５には１一Ｑ
が伝わり、４６には１一Ｑが伝わることになるので、リ
セット信号解除ｔ秒後にモータ駆動パルスＢが発生する
。また第２図の期間７のようにモータ駆動パルスＢが発
生した後、リセツト端子が日になった場合、４１がＬ、
４２が日になるので、４３がＬ、４４が日になる。続い
てトランスミッションゲート４７，４８は閉じ、インバ
ータ４９，５０は電源がＯＮになり、４５には１−Ｑが
伝わり、４６には１−Ｑが伝わることになるので、リセ
ット信号解除ｔ秒後にモータ駆動パルスＡが発生する。
以上の説明から明らかなように本発明による回路を使用
すれば、任意の秒時にリセットすることが可能である。
すなわちリセット解除後に進む目盛は、偶数停止では奇
数に奇数停止では偶数となる。また本発明による回路は
、最終の出力段、すなわち現実にモータの端子に加えら
れる信号を帰還することによって出力パルスを制御する
ものであるから、従来の直列的な配列のものよりも雑音
耐性が高くより安定した作動をすることがわかる。以上
詳しく説明した実施例回路について本発明の範囲で種々
の変形を施すことが可能であり、本発明の範囲は特許請
求の範囲記載のすべてにおよぶものである。
ンバータ４９，５０は電源オフになり、４５には１一Ｑ
が伝わり、４６には１一Ｑが伝わることになるので、リ
セット信号解除ｔ秒後にモータ駆動パルスＢが発生する
。また第２図の期間７のようにモータ駆動パルスＢが発
生した後、リセツト端子が日になった場合、４１がＬ、
４２が日になるので、４３がＬ、４４が日になる。続い
てトランスミッションゲート４７，４８は閉じ、インバ
ータ４９，５０は電源がＯＮになり、４５には１−Ｑが
伝わり、４６には１−Ｑが伝わることになるので、リセ
ット信号解除ｔ秒後にモータ駆動パルスＡが発生する。
以上の説明から明らかなように本発明による回路を使用
すれば、任意の秒時にリセットすることが可能である。
すなわちリセット解除後に進む目盛は、偶数停止では奇
数に奇数停止では偶数となる。また本発明による回路は
、最終の出力段、すなわち現実にモータの端子に加えら
れる信号を帰還することによって出力パルスを制御する
ものであるから、従来の直列的な配列のものよりも雑音
耐性が高くより安定した作動をすることがわかる。以上
詳しく説明した実施例回路について本発明の範囲で種々
の変形を施すことが可能であり、本発明の範囲は特許請
求の範囲記載のすべてにおよぶものである。
第１図は本発明による回路の実施例を示す回路図、第２
図は前記回路の動作を説明するための波形図である。 １・・・・・・分周回路、２・…・・パルス幅調整回路
、３・・・・・・記憶回路、４・・・…制御回路、５・
・・・・・リセット端子。 第１図 第２図
図は前記回路の動作を説明するための波形図である。 １・・・・・・分周回路、２・…・・パルス幅調整回路
、３・・・・・・記憶回路、４・・・…制御回路、５・
・・・・・リセット端子。 第１図 第２図
Claims (1)
- １ クロツク信号に応じて位相の異なる２つの分周出力
を生じる手段と、前記２つの分周出力を直接出力するか
又はインバーターを介して出力するかをそれぞれ切り換
える手段と、前記切り換える手段の出力をそれぞれ取り
出す第１および第２の出力端子と、前記分周出力を生じ
る手段をリセツトする手段と、前記第１および第２の出
力端子の出力状態を前記リセツト時に記憶しておく手段
と、該記憶しておく手段の記憶内容に応じて前記切り換
える手段を直接出力するか又はインバーターを介して出
力するかを切り換える前記切り換える手段の制御手段と
を含み、前記リセツト直前の前記第１または第２の出力
端子の出力に応じて前記リセツト解除後に他方の出力端
子から最初の出力を生じるようにしたことを特徴とする
電子時計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6894975A JPS6035635B2 (ja) | 1975-06-07 | 1975-06-07 | 電子時計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6894975A JPS6035635B2 (ja) | 1975-06-07 | 1975-06-07 | 電子時計 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS51144675A JPS51144675A (en) | 1976-12-11 |
| JPS6035635B2 true JPS6035635B2 (ja) | 1985-08-15 |
Family
ID=13388413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6894975A Expired JPS6035635B2 (ja) | 1975-06-07 | 1975-06-07 | 電子時計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6035635B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS578472A (en) * | 1980-06-20 | 1982-01-16 | Ricoh Elemex Corp | Electronic timepiece |
-
1975
- 1975-06-07 JP JP6894975A patent/JPS6035635B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS51144675A (en) | 1976-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4051663A (en) | Electronic timepiece | |
| JPS6217198B2 (ja) | ||
| GB1399024A (en) | Electronic correction circuit in a timepiece | |
| JPS6161283B2 (ja) | ||
| US4031448A (en) | Motor driving system and circuit therefor | |
| JPS6261911B2 (ja) | ||
| JPS633271B2 (ja) | ||
| JPH02209008A (ja) | クロック信号変換回路 | |
| US5298799A (en) | Single-shot circuit with fast reset | |
| US4104862A (en) | Apparatus for generating an alarm sound | |
| JPS5922191B2 (ja) | 電子時計 | |
| JPH0710318Y2 (ja) | アナログ時計の修正回路 | |
| SU383185A1 (ru) | Устройство стабилизации скорости двигателя постоянного тока | |
| JPH041515Y2 (ja) | ||
| JP2703394B2 (ja) | 回転磁気ヘッド装置 | |
| JPH0542387Y2 (ja) | ||
| JPS6123832Y2 (ja) | ||
| JPS6037719B2 (ja) | 駆動回路 | |
| JPH0738879Y2 (ja) | アナログ時計 | |
| US4173117A (en) | Electronic timepiece | |
| JP2550999B2 (ja) | 同期パルス発生回路 | |
| JPS6124957Y2 (ja) | ||
| JP2524091Y2 (ja) | ２相クロック発生器 | |
| JPS585397B2 (ja) | スイシヨウドケイ | |
| JPS61165680A (ja) | 電子時計 |