JPS6035690B2 - アドレス拡張方式 - Google Patents
アドレス拡張方式Info
- Publication number
- JPS6035690B2 JPS6035690B2 JP18219480A JP18219480A JPS6035690B2 JP S6035690 B2 JPS6035690 B2 JP S6035690B2 JP 18219480 A JP18219480 A JP 18219480A JP 18219480 A JP18219480 A JP 18219480A JP S6035690 B2 JPS6035690 B2 JP S6035690B2
- Authority
- JP
- Japan
- Prior art keywords
- operand
- address
- operand address
- register
- extension
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
- G06F9/342—Extension of operand address space
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Description
【発明の詳細な説明】
本発明は、命令アドレスを指定するプログラム・カウン
夕と、オペラソド・アドレスを指定する複数のオペラン
ド・アドレス・レジスタを有するプロセッサにおいて、
ハードウェアを大幅に増加させることなくアドレス拡張
を行い得るようにしたアドレス拡張方式に関するもので
ある。
夕と、オペラソド・アドレスを指定する複数のオペラン
ド・アドレス・レジスタを有するプロセッサにおいて、
ハードウェアを大幅に増加させることなくアドレス拡張
を行い得るようにしたアドレス拡張方式に関するもので
ある。
メモリを増設する場合にはアドレスを拡張しなければな
らないが、従来のアドレス拡張方式においてはプログラ
ム・カウンタやオペランド・アドレスを指定する各種レ
ジスタに拡張したアドレスに対応するビット数のレジス
タを増設している。プログラム・カウンタの拡張は１個
のレジスタを増設すれば済むが、オペランド・アドレス
を拡張するためには、各種のオペランド・アドレス・レ
ジスタ毎にレジスタを増設しなければならないので、従
来のアドレス拡張方式はハードウェアが増加するという
欠点を有している。本発明は、上記の欠点を除去するも
のであって、従来方式に比し少ないハードウェア量でア
ドレス拡張を行い得るようにしたアドレス拡張方式を提
供することを目的としている。
らないが、従来のアドレス拡張方式においてはプログラ
ム・カウンタやオペランド・アドレスを指定する各種レ
ジスタに拡張したアドレスに対応するビット数のレジス
タを増設している。プログラム・カウンタの拡張は１個
のレジスタを増設すれば済むが、オペランド・アドレス
を拡張するためには、各種のオペランド・アドレス・レ
ジスタ毎にレジスタを増設しなければならないので、従
来のアドレス拡張方式はハードウェアが増加するという
欠点を有している。本発明は、上記の欠点を除去するも
のであって、従来方式に比し少ないハードウェア量でア
ドレス拡張を行い得るようにしたアドレス拡張方式を提
供することを目的としている。
そしてそのため、本発明のアドレス拡張方式は、命令の
メモリ・アドレスを指定するプログラム・カウンタと、
オペランド・アドレスを指定する複数種類のオペランド
・アドレス・レジスタとを備えるプロセッサにおいて、
上記プログラム・カウン夕で指定されるアドレスを拡張
する１個の拡張用プログラム・カウンタと、上記のオペ
ランド・アドレス・レジスタで指定されるアドレスを拡
張する１個の拡張用オペランド・アドレス・レジスタと
、上記拡張用プログラム・カウンタ又は上記拡張用オペ
ランド・アドレス・レジスタのいずれか一方を選択する
セレクタとを設けると共に、オペランド・アドレス・レ
ジスタを指定するオペランド部を有する命令語の中に拡
張部選択フラグを設け、この種の命令語が実行されると
き、命令語のオペランド指定部で指定されるオペランド
・アドレス・レジスタの内容を読出すと同時に拡張部選
択フラグで指定された拡張用プログラム・カウンタ又は
拡張用オペランド・アドレス・レジスタの内容を上記セ
レクタで選択し、上記オペランド・アドレス・レジス夕
から読出された内容と上記セレクタから出力される内容
とを結合し、これをオペランド・アドレスとすることを
特徴とするものである。以下、本発明を図面を参照しつ
つ説明する。
メモリ・アドレスを指定するプログラム・カウンタと、
オペランド・アドレスを指定する複数種類のオペランド
・アドレス・レジスタとを備えるプロセッサにおいて、
上記プログラム・カウン夕で指定されるアドレスを拡張
する１個の拡張用プログラム・カウンタと、上記のオペ
ランド・アドレス・レジスタで指定されるアドレスを拡
張する１個の拡張用オペランド・アドレス・レジスタと
、上記拡張用プログラム・カウンタ又は上記拡張用オペ
ランド・アドレス・レジスタのいずれか一方を選択する
セレクタとを設けると共に、オペランド・アドレス・レ
ジスタを指定するオペランド部を有する命令語の中に拡
張部選択フラグを設け、この種の命令語が実行されると
き、命令語のオペランド指定部で指定されるオペランド
・アドレス・レジスタの内容を読出すと同時に拡張部選
択フラグで指定された拡張用プログラム・カウンタ又は
拡張用オペランド・アドレス・レジスタの内容を上記セ
レクタで選択し、上記オペランド・アドレス・レジス夕
から読出された内容と上記セレクタから出力される内容
とを結合し、これをオペランド・アドレスとすることを
特徴とするものである。以下、本発明を図面を参照しつ
つ説明する。
第１図は本発明の概要を説明する図、第２図はプログラ
ムとオペランド・データの関係を示す図、第３図は本発
明の１実施例のブロック図、第４図は本発明によるオペ
ランド・アドレスの拡張を説明する図である。第１図に
おいて１一０はプログラム・カウンタ、１−１は拡張用
プログラム・カウンタ、２−０はオペランド・アドレス
・レジス夕群、２−１は拡張用オペランド・アドレス・
レジスタをそれぞれ示している。
ムとオペランド・データの関係を示す図、第３図は本発
明の１実施例のブロック図、第４図は本発明によるオペ
ランド・アドレスの拡張を説明する図である。第１図に
おいて１一０はプログラム・カウンタ、１−１は拡張用
プログラム・カウンタ、２−０はオペランド・アドレス
・レジス夕群、２−１は拡張用オペランド・アドレス・
レジスタをそれぞれ示している。
第１図においてプログラム・カゥンタ１−０は１６ビッ
ト構成、拡張用プログラム・カウンタは４ビット構成、
オペランド・アドレス・レジスタ群を構成する各オペラ
ンド・アドレス・レジスタは１６ビット構成、拡張オペ
ランド・アドレス・レジスタ２−１は４ビット構成であ
る。 ‐第２図はプログラム領域と
オペランド・データの関係を示すものである。
ト構成、拡張用プログラム・カウンタは４ビット構成、
オペランド・アドレス・レジスタ群を構成する各オペラ
ンド・アドレス・レジスタは１６ビット構成、拡張オペ
ランド・アドレス・レジスタ２−１は４ビット構成であ
る。 ‐第２図はプログラム領域と
オペランド・データの関係を示すものである。
なお、ＭＳは主メモリを示している。第２図において６
４Ｋのメモリ領域はバンクと称される。プログラム・カ
ウンタ１−０およびオペランド・アドレス群を構成する
各オペランド・アドレス・レジスタはバンク内のアドレ
スを指定し、拡張用プログラム・カウンタ１−１および
拡張用オペランド・アドレス・レジスタ２ーーは、バン
クを指定する。プログラム・カウン夕１−０の内容と拡
張用プログラム・カウンタの内容とを結合したものは、
プログラム領域内の１つの番地を指定している。１つプ
ログラムがバンク境界を越えることがないように作られ
ていると、プログラムの性質上、或るプログラムが自己
のバンク内の番地の間、または自分のバンク内の番地と
他のバンク内の番地との間でデータ転送を行うことがあ
っても、他のバンク内の番地と他のバンク内の番地との
間でデータ転送を行うことは殆んどない。
４Ｋのメモリ領域はバンクと称される。プログラム・カ
ウンタ１−０およびオペランド・アドレス群を構成する
各オペランド・アドレス・レジスタはバンク内のアドレ
スを指定し、拡張用プログラム・カウンタ１−１および
拡張用オペランド・アドレス・レジスタ２ーーは、バン
クを指定する。プログラム・カウン夕１−０の内容と拡
張用プログラム・カウンタの内容とを結合したものは、
プログラム領域内の１つの番地を指定している。１つプ
ログラムがバンク境界を越えることがないように作られ
ていると、プログラムの性質上、或るプログラムが自己
のバンク内の番地の間、または自分のバンク内の番地と
他のバンク内の番地との間でデータ転送を行うことがあ
っても、他のバンク内の番地と他のバンク内の番地との
間でデータ転送を行うことは殆んどない。
本発明はこの点に着目してオペランド・アドレス・レジ
スタに対する拡張用オペランド・アドレス・レジス夕の
個数を従来方式に比し大幅に減少できるようにしたもの
である。第３図は本発明の１実施例のブロック図であっ
て、３は命令レジスタ、４はセレクタをそれぞれ示して
いる。
スタに対する拡張用オペランド・アドレス・レジス夕の
個数を従来方式に比し大幅に減少できるようにしたもの
である。第３図は本発明の１実施例のブロック図であっ
て、３は命令レジスタ、４はセレクタをそれぞれ示して
いる。
第１図と同一符号は同一物を示している。本発明によれ
ば、オペランド部としてオペランド・アドレス・レジス
タ指定部を有する命令語は、拡張部指定フラグＦが設け
られている。拡張部指定フラグＦが論理「１」のときに
はセレクタ４は拡張用プログラム・カウンター−１を選
択し、論理「０」のときは拡張用オペランド・アドレス
・レジスタ２−１を選択する。いま、命令レジスタ３に
セットされた命令語のオペランド・アドレス・レジス夕
指令部Ｒがオペランド・アドレス・レジスタ２−×を指
定しており、拡張部指定フラグＦが論理「１」であれば
、第４図イに示すように拡張用プログラム・カゥンタ１
−１の内容とオペランド・アドレス・レジスタ２−×の
内容とが結合されたものが、オペランド・アドレスとな
る。また、拡張部指定フラグＦが論理「０」であれば、
第４図口に示すように、拡張用オペランド・アドレス・
レジス夕２−１の内容とオペランド・アドレス・レジス
タ２一×の内容とが結合されたものがオペランド・アド
レスとなる。
ば、オペランド部としてオペランド・アドレス・レジス
タ指定部を有する命令語は、拡張部指定フラグＦが設け
られている。拡張部指定フラグＦが論理「１」のときに
はセレクタ４は拡張用プログラム・カウンター−１を選
択し、論理「０」のときは拡張用オペランド・アドレス
・レジスタ２−１を選択する。いま、命令レジスタ３に
セットされた命令語のオペランド・アドレス・レジス夕
指令部Ｒがオペランド・アドレス・レジスタ２−×を指
定しており、拡張部指定フラグＦが論理「１」であれば
、第４図イに示すように拡張用プログラム・カゥンタ１
−１の内容とオペランド・アドレス・レジスタ２−×の
内容とが結合されたものが、オペランド・アドレスとな
る。また、拡張部指定フラグＦが論理「０」であれば、
第４図口に示すように、拡張用オペランド・アドレス・
レジス夕２−１の内容とオペランド・アドレス・レジス
タ２一×の内容とが結合されたものがオペランド・アド
レスとなる。
例えばプログラム領域を含むバンクにおけるオペランド
・アドレス・レジスタＸで指定される番地のデータを他
のバンクにおけるオペランド・アドレス・レジスタＹで
指定される番地へ移す場合には、ロード命令のオペラン
ド・アドレス・レジスタ指定部でオペランド・アドレス
・レジスタＸを指定すると共に拡張部指定フラグＦを論
理「１」とし、ストア命令のオペランド・アドレス・レ
ジスタ指定部でオペランド・アドレス・レジスタＹを指
定し、拡張部指定フラグを論理「０」とすれば良い。
・アドレス・レジスタＸで指定される番地のデータを他
のバンクにおけるオペランド・アドレス・レジスタＹで
指定される番地へ移す場合には、ロード命令のオペラン
ド・アドレス・レジスタ指定部でオペランド・アドレス
・レジスタＸを指定すると共に拡張部指定フラグＦを論
理「１」とし、ストア命令のオペランド・アドレス・レ
ジスタ指定部でオペランド・アドレス・レジスタＹを指
定し、拡張部指定フラグを論理「０」とすれば良い。
以上の説明から明らかなように、本発明によれば、１個
の拡張用プログラム・カゥンタとた）、１個の拡張用オ
ペランド・アドレス・レジスタによって殆んどの場合に
おいて何ら支障なくアドレスの拡張を行うことが出釆る
。
の拡張用プログラム・カゥンタとた）、１個の拡張用オ
ペランド・アドレス・レジスタによって殆んどの場合に
おいて何ら支障なくアドレスの拡張を行うことが出釆る
。
第１図は本発明の概要を説明する図、第２図はプログラ
ムとオペランド・データの関係を示す図、第３図は本発
明の１実施例のブロック図、第４図は本発明によるオペ
ランド・アドレスの拡張を説明する図である。 １−０……プログラム・カウンタ、１−１……拡張用プ
ログラム・カウンタ、２−０・・・・・・オペランド・
アドレス・レジスタ群、２−１・・・・・・拡張用オペ
ランド・アドレス・レジスタ、３・・・…命令レジスタ
、４……セレクタ。 オー図 オ２図 才３図 次４図
ムとオペランド・データの関係を示す図、第３図は本発
明の１実施例のブロック図、第４図は本発明によるオペ
ランド・アドレスの拡張を説明する図である。 １−０……プログラム・カウンタ、１−１……拡張用プ
ログラム・カウンタ、２−０・・・・・・オペランド・
アドレス・レジスタ群、２−１・・・・・・拡張用オペ
ランド・アドレス・レジスタ、３・・・…命令レジスタ
、４……セレクタ。 オー図 オ２図 才３図 次４図
Claims (1)
- １ 命令のメモリ・アドレスを指定するプログラム・カ
ウンタと、オペランド・アドレスを指定する複数種類の
オペランド・アドレス・レジスタとを備えるプロセツサ
において、上記プログラム・カウンタで指定されるアド
レスを拡張する１個の拡張用プログラム・カウンタと、
上記のオペランド・アドレス・レジスタで指定されるア
ドレスを拡張する１個の拡張用オペランド・アドレス・
レジスタと、上記拡張用プログラム・カウンタ又は上記
拡張用オペランド・アドレス・レジスタのいずれか一方
を選択するセレクタとを設けると共に、オペランド・ア
ドレス・レジスタを指定するオペランド部を有する命令
語の中に拡張部選択フラグを設け、この種の命令語が実
行されるとき、命令語のオペランド指定語で指定される
オペランド・アドレス・レジスタの内容を読出すと同時
に拡張部選択フラグで指定された拡張用プログラム・カ
ウンタ又は拡張用オペランド・アドレス・レジスタの内
容を上記セレクタで選択し、上記オペランド・アドレス
・レジスタから読出された内容と上記セレクタから出力
される内容とを結合し、これをオペランド・アドレスと
することを特徴とするアドレス拡張方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18219480A JPS6035690B2 (ja) | 1980-12-22 | 1980-12-22 | アドレス拡張方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18219480A JPS6035690B2 (ja) | 1980-12-22 | 1980-12-22 | アドレス拡張方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57105043A JPS57105043A (en) | 1982-06-30 |
| JPS6035690B2 true JPS6035690B2 (ja) | 1985-08-16 |
Family
ID=16113980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18219480A Expired JPS6035690B2 (ja) | 1980-12-22 | 1980-12-22 | アドレス拡張方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6035690B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60110056A (ja) * | 1983-10-31 | 1985-06-15 | Nec Corp | デ−タ処理システムにおけるメモリのアドレス生成を動的に変更する方法 |
| US5509139A (en) * | 1993-03-22 | 1996-04-16 | Compaq Computer Corp. | Circuit for disabling an address masking control signal using OR gate when a microprocessor is in a system management mode |
-
1980
- 1980-12-22 JP JP18219480A patent/JPS6035690B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57105043A (en) | 1982-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4654781A (en) | Byte addressable memory for variable length instructions and data | |
| EP0114304A1 (en) | Vector processing hardware assist and method | |
| US4615006A (en) | Physical address developing unit | |
| EP0170284B1 (en) | Microcomputer | |
| US5751988A (en) | Microcomputer with memory bank configuration and register bank configuration | |
| US5537576A (en) | Expandable memory for a digital signal processor including mapped first and second memory banks forming a continuous and contiguous address space | |
| US5420997A (en) | Memory having concurrent read and writing from different addresses | |
| US4672538A (en) | Method of dynamically changing formation of addresses in memory of a data processing system | |
| US4754435A (en) | Semiconductor device having a memory circuit | |
| US4301514A (en) | Data processor for processing at one time data including X bytes and Y bits | |
| US20020103979A1 (en) | Pointer register device and method for updating a pointer value | |
| JPS6035690B2 (ja) | アドレス拡張方式 | |
| US5491826A (en) | Microprocessor having register bank and using a general purpose register as a stack pointer | |
| JPH05197619A (ja) | マルチｃｐｕ用メモリ制御回路 | |
| JPS5844263B2 (ja) | 記憶制御回路 | |
| JPH0697394B2 (ja) | 記憶回路 | |
| US4747066A (en) | Arithmetic unit | |
| GB2108737A (en) | Byte addressable memory for variable length instructions and data | |
| JPS6032219B2 (ja) | メモリ拡張制御方式 | |
| JP2874230B2 (ja) | マイクロコンピュータのメモリアドレッシング方式 | |
| US6321319B2 (en) | Computer system for allowing a two word jump instruction to be executed in the same number of cycles as a single word jump instruction | |
| JPS5850B2 (ja) | 主記憶拡張装置のアクセス方式 | |
| US5410725A (en) | Data processor with microcode memory compression | |
| JP3449749B2 (ja) | 情報処理装置 | |
| JPS586970B2 (ja) | Ｒｏｍアドレスのシ−ケンス制御方式 |