JPS6037662B2 - 差動型送受信回路 - Google Patents
差動型送受信回路Info
- Publication number
- JPS6037662B2 JPS6037662B2 JP51108084A JP10808476A JPS6037662B2 JP S6037662 B2 JPS6037662 B2 JP S6037662B2 JP 51108084 A JP51108084 A JP 51108084A JP 10808476 A JP10808476 A JP 10808476A JP S6037662 B2 JPS6037662 B2 JP S6037662B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transistor
- circuit
- receiving circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 description 30
- 230000002457 bidirectional effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000008054 signal transmission Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Transceivers (AREA)
- Bidirectional Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】
本発明は情報処理に用いられる２値論理回路で構成され
る差動型送受信回路に関する。
る差動型送受信回路に関する。
２つの送受信回路を伝送線路で接続し、同時に送受信が
可能であるような送受信回路は存在した。
可能であるような送受信回路は存在した。
しかしながら、従来のこの種の送受信回路では信号の伝
送形式として差動型のものではなかった。
送形式として差動型のものではなかった。
このため、伝送線路が長いとき、或いは雑音が多く発生
するような場合、実使用範囲に大きな制約があった。
するような場合、実使用範囲に大きな制約があった。
また、実使用範囲を拡大するために比較的多くの素子を
使用して回路を構成した。本発明の目的は、信号の伝送
型式として差動型のものを用い、雑音余裕度を大きくし
、当該受信回路を１対として伝送線路で接続したとき、
同時に送受信が可能であり、このために比較的少ない素
子で構成した送受信回路を提供することにある。本発明
の構成を第２図で例示された回路をもって示す。
使用して回路を構成した。本発明の目的は、信号の伝送
型式として差動型のものを用い、雑音余裕度を大きくし
、当該受信回路を１対として伝送線路で接続したとき、
同時に送受信が可能であり、このために比較的少ない素
子で構成した送受信回路を提供することにある。本発明
の構成を第２図で例示された回路をもって示す。
本発明は入力信号１３と基準信号１１５との一対の差動
出力を第１の信号２９と第２の信号２８として第１の信
号線１６と第２の信号線１５にそれぞれ供給する送信部
（以下送信回路と称す）と、前記第２の信号に対応した
信号（トランジスタ２０６を流れる信号）に前記第１の
信号線１６の信号を加算した第３の信号３５と前記第１
の信号に対応した信号）（トランジスタ２０５を流れる
信号）に前記第２の信号線１５の信号を加算した第４の
信号３４とを出力する信号レベル制御部（以下信号レベ
ル制御回路と称す）と、前記第３の信号３５と前記第４
の信号３４との差動出力を発生する受信部（以下受信回
路と称す）とを含み構成される。次に本発明の一実施例
について図面を用いて説明する。
出力を第１の信号２９と第２の信号２８として第１の信
号線１６と第２の信号線１５にそれぞれ供給する送信部
（以下送信回路と称す）と、前記第２の信号に対応した
信号（トランジスタ２０６を流れる信号）に前記第１の
信号線１６の信号を加算した第３の信号３５と前記第１
の信号に対応した信号）（トランジスタ２０５を流れる
信号）に前記第２の信号線１５の信号を加算した第４の
信号３４とを出力する信号レベル制御部（以下信号レベ
ル制御回路と称す）と、前記第３の信号３５と前記第４
の信号３４との差動出力を発生する受信部（以下受信回
路と称す）とを含み構成される。次に本発明の一実施例
について図面を用いて説明する。
第１図は、本発明に関する双方向差動型パルス送受信回
路を伝送線路で後続した一実施例を示したブロック図で
ある。本発明の要部である双方向差動型パルス送受信回
路１，５の構成について説明する。
路を伝送線路で後続した一実施例を示したブロック図で
ある。本発明の要部である双方向差動型パルス送受信回
路１，５の構成について説明する。
なお、第１図に示される前記送受信回路は両者とも同様
な構成であるため、説明を簡略化するため、双方向差動
型パルス送受信回路１のみを着目されたい。この双方向
差動型パルス送受信回路１は、送信回路２としベル制御
回路３と増幅回路４とを含む。送信信号入力端子９は送
信回路２の入力部１９としベル制御回路３の制御入力部
２川こ接続される。
な構成であるため、説明を簡略化するため、双方向差動
型パルス送受信回路１のみを着目されたい。この双方向
差動型パルス送受信回路１は、送信回路２としベル制御
回路３と増幅回路４とを含む。送信信号入力端子９は送
信回路２の入力部１９としベル制御回路３の制御入力部
２川こ接続される。
送信回路２の送信信号出力部１７，１８は、送信出力端
子１１，１２に接続される。
子１１，１２に接続される。
送信出力端子１１，１２は伝送線路３９に接続されうる
。この送信出力端子１１，１２は受信入力端子としても
兼用される。以下、この送信出力端子（受信入力端子と
兼用される端子）１１，１２を伝送線路接続端子と称す
。
。この送信出力端子１１，１２は受信入力端子としても
兼用される。以下、この送信出力端子（受信入力端子と
兼用される端子）１１，１２を伝送線路接続端子と称す
。
この伝送線路接続端子は、レベル制御回路３の受信信号
入力部に接続される。
入力部に接続される。
このレベル制御回路３の受信信号出力部は増幅回路４の
入力部２５，２６へ接続される。増幅回路４の出力部２
７はこの双方向差動型パルス送受信回路１の受信信号出
力端子に接続される。第２図は、第１図の双方向差動型
パルス送受信回路１の詳細な回路図であり、第３図は第
１図の双方向差動型パルス送受信回路５の詳細な回路図
である。
入力部２５，２６へ接続される。増幅回路４の出力部２
７はこの双方向差動型パルス送受信回路１の受信信号出
力端子に接続される。第２図は、第１図の双方向差動型
パルス送受信回路１の詳細な回路図であり、第３図は第
１図の双方向差動型パルス送受信回路５の詳細な回路図
である。
第４図は、第２図、第３図の対応する番号で示された場
所の電圧波形を入力端子９と１３の４通りの組合せの状
態を仮定して書いたものである。
所の電圧波形を入力端子９と１３の４通りの組合せの状
態を仮定して書いたものである。
次に、第２図、第３図および第４図をもとに動作説明を
行う前に、第２図、第３図の各電流源、電圧源、抵抗な
どの説明に必要な部分の仮定をする。まず、定電流源３
００，３０５は１ｕｍＡ、３０１，３０６は２‐５ｈＡ
、３０２，３０ ３，３０７，３ ０ ８は２ｍＡ、３
０ ４，３ ０ ９は５‐５５ｍＡ、とし、抵抗５０
０，５０８は４ｋＱ、５０１，５０２，５０９，５１０
，５０６，５０７，５１４，５１ ５は９００、５０３
，５ １ １は２ｋＱ、抵抗５０４，５０５，５１２，
５１３は２０００、伝送線路３９の特性インピーダンス
は９００とし、電源１０８，１０９，１１０，１１１，
１１２，１１３，１１４は−５‐ＯＶ、１０ ０，１０
１，１０２，１０３，１０４，１０５，１０６，１０７
は接地とし、各トランジスタ２０１，２０２，２０３，
２０４，２０５，２０６，２０７，２０８，２０９，２
１０，２１１，２１２，２１３，２１４，２１５，２１
６，２１７，２１８，２１９，２２０のベース・ェミッ
タ間の順方向電圧降下を０．６Ｖとし、ダイオード４
０ ０，４ ０ １，４ ０２，４０３のアノード・カ
ソード間の順方向電圧降下を０・６Ｖとする。トランジ
スタ２０３，２１３のベース、すなわち端子１ １ ７
，１ １ ５には−０．９Ｖの定電圧が印加され、トラ
ンジスタ２０６，２１６のベース、すなわち端子１ １
６，１ １７には−２．０５Ｖの定電圧が印加されて
いるものとする。
行う前に、第２図、第３図の各電流源、電圧源、抵抗な
どの説明に必要な部分の仮定をする。まず、定電流源３
００，３０５は１ｕｍＡ、３０１，３０６は２‐５ｈＡ
、３０２，３０ ３，３０７，３ ０ ８は２ｍＡ、３
０ ４，３ ０ ９は５‐５５ｍＡ、とし、抵抗５０
０，５０８は４ｋＱ、５０１，５０２，５０９，５１０
，５０６，５０７，５１４，５１ ５は９００、５０３
，５ １ １は２ｋＱ、抵抗５０４，５０５，５１２，
５１３は２０００、伝送線路３９の特性インピーダンス
は９００とし、電源１０８，１０９，１１０，１１１，
１１２，１１３，１１４は−５‐ＯＶ、１０ ０，１０
１，１０２，１０３，１０４，１０５，１０６，１０７
は接地とし、各トランジスタ２０１，２０２，２０３，
２０４，２０５，２０６，２０７，２０８，２０９，２
１０，２１１，２１２，２１３，２１４，２１５，２１
６，２１７，２１８，２１９，２２０のベース・ェミッ
タ間の順方向電圧降下を０．６Ｖとし、ダイオード４
０ ０，４ ０ １，４ ０２，４０３のアノード・カ
ソード間の順方向電圧降下を０・６Ｖとする。トランジ
スタ２０３，２１３のベース、すなわち端子１ １ ７
，１ １ ５には−０．９Ｖの定電圧が印加され、トラ
ンジスタ２０６，２１６のベース、すなわち端子１ １
６，１ １７には−２．０５Ｖの定電圧が印加されて
いるものとする。
以下、第２図と第３図と第４図とを用いて双方向差動型
パルス送受信回路の動作について説明する。
パルス送受信回路の動作について説明する。
まず、送信系の説明を第２図、第３図を中心に説明する
。入力端子９にパルス信号Ａ、入力端子１３にパルス信
号Ｂが印加され、最初にパルス信号Ａ，ＢがＷｗレベル
（一０．則）の時、（第４図のタィング１の時）トラン
ジスタ２０２，２１２のべス電位はトランジスタ２０３
，２１３のそれに比べ低いため、トランジスタ２０３，
２１３は導通状態になり、抵抗５０２，５１川こ定電流
源３００，３０５の電流が流れるため送信側出力端子１
７，２８には−１０Ｖの電圧が出力され、他方の出力端
子１８，２９にはＯＶの電圧が出力される。
。入力端子９にパルス信号Ａ、入力端子１３にパルス信
号Ｂが印加され、最初にパルス信号Ａ，ＢがＷｗレベル
（一０．則）の時、（第４図のタィング１の時）トラン
ジスタ２０２，２１２のべス電位はトランジスタ２０３
，２１３のそれに比べ低いため、トランジスタ２０３，
２１３は導通状態になり、抵抗５０２，５１川こ定電流
源３００，３０５の電流が流れるため送信側出力端子１
７，２８には−１０Ｖの電圧が出力され、他方の出力端
子１８，２９にはＯＶの電圧が出力される。
２番目はパルス信号ＡがＨｉ蝕しベル（ＯＶ）、パルス
信号ＢがＬｏｗレベル（一０．Ｗ）の時、（第４図タイ
ミング２の時）トランジスタ２１２のベース電圧は入力
端子９の電位（ＯＶ）からトランジスタ２１１のベース
・ェミッタ間順方向電圧降下分（０．６Ｖ）を引いた−
０．６Ｖとなり、トランジスタ２１３のそれに比べ高い
ので、トランジスタ２１２は導適状態となる。
信号ＢがＬｏｗレベル（一０．Ｗ）の時、（第４図タイ
ミング２の時）トランジスタ２１２のベース電圧は入力
端子９の電位（ＯＶ）からトランジスタ２１１のベース
・ェミッタ間順方向電圧降下分（０．６Ｖ）を引いた−
０．６Ｖとなり、トランジスタ２１３のそれに比べ高い
ので、トランジスタ２１２は導適状態となる。
また、入力端子１３は最初と変らずＬｏｗレベルである
からタイミング１と同様、トランジスタ２０３が導適状
態である。そのため定電流源３０５の電流は抵抗５０１
と５０９に分流するため各抵抗の電圧降下は０．５Ｖと
なり出力端子１ ８，２９には−０．５Ｖが出力され、
同様に定電流源３００の電流も抵抗５０２と５１０に分
流するため、出力端子１７，２８にも−０．５Ｖが出力
される。３番目はパルス信号ＡはＬｏｗレベル（一０．
５Ｖ）、パルス信号ＢがＨｉ熱しベル（ＯＶ）の時、（
第４図のタイミング３の時）入力端子９は最初のタイミ
ングと同様山ｗレベルであるからトランジスタ２１２は
非導通、トランジスタ２１３は導適状態になる。入力端
子１３側はトランジスタ２０２のベース電位は、入力端
子１３の電位（ＯＶ）からトランジスタ２０ １のベー
ス・ヱミツタ間順方向電圧降下分（０．６Ｖ）を引いた
−０．６Ｖとなりトランジスタ２０３のそれに比べ高い
ので、トランジスタ２０２は導適状態、トランジスタ２
０３は非導適状態となり、定電流源３０５の電流は抵抗
５１０と５０２に分流するため各抵抗の電圧降下は０．
５Ｖとなり、出力端子１７，２８には−０．５Ｖが出力
される。同機に定電流３００の電流も抵抗５０１と５０
９に分流し、出力端子１ ８，２９には−０．５Ｖが出
力される。４番目はパルス信号Ａ，Ｂ共にＨｉ亀レベル
（ＯＶ）の時、（第４図のタイミング４の時）入力様子
９は２番目と同じ状態であるからトランジスタ２１２は
導適状態、、トランジスタ２１３は非導適状態、入力端
子１３は３番目と同じ状態であるからトランジスタ２０
２は導適状態、トランジスタ２０３は非導適状態である
。
からタイミング１と同様、トランジスタ２０３が導適状
態である。そのため定電流源３０５の電流は抵抗５０１
と５０９に分流するため各抵抗の電圧降下は０．５Ｖと
なり出力端子１ ８，２９には−０．５Ｖが出力され、
同様に定電流源３００の電流も抵抗５０２と５１０に分
流するため、出力端子１７，２８にも−０．５Ｖが出力
される。３番目はパルス信号ＡはＬｏｗレベル（一０．
５Ｖ）、パルス信号ＢがＨｉ熱しベル（ＯＶ）の時、（
第４図のタイミング３の時）入力端子９は最初のタイミ
ングと同様山ｗレベルであるからトランジスタ２１２は
非導通、トランジスタ２１３は導適状態になる。入力端
子１３側はトランジスタ２０２のベース電位は、入力端
子１３の電位（ＯＶ）からトランジスタ２０ １のベー
ス・ヱミツタ間順方向電圧降下分（０．６Ｖ）を引いた
−０．６Ｖとなりトランジスタ２０３のそれに比べ高い
ので、トランジスタ２０２は導適状態、トランジスタ２
０３は非導適状態となり、定電流源３０５の電流は抵抗
５１０と５０２に分流するため各抵抗の電圧降下は０．
５Ｖとなり、出力端子１７，２８には−０．５Ｖが出力
される。同機に定電流３００の電流も抵抗５０１と５０
９に分流し、出力端子１ ８，２９には−０．５Ｖが出
力される。４番目はパルス信号Ａ，Ｂ共にＨｉ亀レベル
（ＯＶ）の時、（第４図のタイミング４の時）入力様子
９は２番目と同じ状態であるからトランジスタ２１２は
導適状態、、トランジスタ２１３は非導適状態、入力端
子１３は３番目と同じ状態であるからトランジスタ２０
２は導適状態、トランジスタ２０３は非導適状態である
。
その結果、定電流源３０５と３００の和の電流が抵抗５
０９と５０１に分流し、出力端子１ ８と２９には−１
．０Ｖが出力され、抵抗５１０，５０２には電流が流れ
ずＯＶが出力される。以上が送信回路の動作である。次
に受信側回路動作を説明する。
０９と５０１に分流し、出力端子１ ８と２９には−１
．０Ｖが出力され、抵抗５１０，５０２には電流が流れ
ずＯＶが出力される。以上が送信回路の動作である。次
に受信側回路動作を説明する。
第２図及び第３図に示されるように前記送信回路の出力
１７，１８，２８，２９は受信回路入力２１，２２，３
２，３３に接続されている。ここで受信側回路の動作説
明も前記送信回路の説明で用いた４つの状態を基本に説
明を行う。なお、受信回路は単独の送受信回路（例えば
１）で可能なため第２図を用いて説明する。最初に受信
回路のレベル制御回路について説明する。
１７，１８，２８，２９は受信回路入力２１，２２，３
２，３３に接続されている。ここで受信側回路の動作説
明も前記送信回路の説明で用いた４つの状態を基本に説
明を行う。なお、受信回路は単独の送受信回路（例えば
１）で可能なため第２図を用いて説明する。最初に受信
回路のレベル制御回路について説明する。
入力端子２１，２２の信号は第４図に示された通り受信
すべきパルス信号Ｂと送信すべきパルス信号Ａとが重ね
合されており、第４図の伝送線路に接続される端子に現
われる信号１１のレベルはタイミング２，４の開始時点
で増加し、伝送線路に接続される端子に現われる信号１
２はタイミング２４で開始時点で減少している。つまり
受信側回路内で受信信号２１についてはパルス信号Ａが
Ｈｉｇｈレベルの時一０．５Ｖ引き、受信信号２２につ
いてはパルス信号ＡがＨｉｇｈレベルの時−０．５Ｖ加
える事により受信信号から点線で示すように受信すべき
信号Ｂを出力する事ができる。ここで上記のように送信
信号の状態により受信信号レベルを制御する部分をトラ
ンジスタ２１４，２１５，２１６からなる回路で構成す
る。この回路の送信信号ＡがＨｊ蝕しベルの時、トラン
ジスタ２１５のベース電位がトランジスタ２１４のベー
ス電位ＯＶよりトランジスタ２ １ ４のベース・ェミ
ッタ間順方向電圧降下分０．６Ｖとダイオード４０２，
４０３の順方向電圧降下分０．６Ｖと引いた一１．８Ｖ
となり、トランジスタ２１ ６のベース電位−２．０５
Ｖより高いためトランジスタ２１５は導適状態となり、
定電流源３０６と抵抗５１２により受信回路出力端子２
３の電位送信信号ＡがＬｏｗレベル通常状態より−０．
５Ｖ下げられ、一方受信回路出力端子２４の電位は通常
（送信信号Ａが山ｗレベルの時）より０．Ｗ高くなる。
以上の動作を前提として受信回路の動作を説明する。最
切に受信されるべき信号Ｂが山ｗレベル送信すべき信号
Ａも山ｗレベル（第４図のタイミング１）の時、受信側
レベル制御入力端子２１は−１．０Ｖ２２はＯＶそして
トランジスタ２１ ５は非導適状態であるから出力端子
２３の電位はトランジスタ２１ ７のベース電位−１．
０Ｖからトランジスタ２１７のベース・ェミツタ間順方
向電圧降下分０．６Ｖと定電流源３０７による抵抗５１
２の電圧降下０．４Ｖを引いた電位−２．０Ｖが出力
され、一方出力端子２４の電位はトランジスタ２８のベ
ース・ェミッタ間順方向電圧降下分０．５Ｖと抵抗５１
３における定電流源３０６と３０８による電圧降下０．
９Ｖを引いた電位−１．５Ｖが出力される。
すべきパルス信号Ｂと送信すべきパルス信号Ａとが重ね
合されており、第４図の伝送線路に接続される端子に現
われる信号１１のレベルはタイミング２，４の開始時点
で増加し、伝送線路に接続される端子に現われる信号１
２はタイミング２４で開始時点で減少している。つまり
受信側回路内で受信信号２１についてはパルス信号Ａが
Ｈｉｇｈレベルの時一０．５Ｖ引き、受信信号２２につ
いてはパルス信号ＡがＨｉｇｈレベルの時−０．５Ｖ加
える事により受信信号から点線で示すように受信すべき
信号Ｂを出力する事ができる。ここで上記のように送信
信号の状態により受信信号レベルを制御する部分をトラ
ンジスタ２１４，２１５，２１６からなる回路で構成す
る。この回路の送信信号ＡがＨｊ蝕しベルの時、トラン
ジスタ２１５のベース電位がトランジスタ２１４のベー
ス電位ＯＶよりトランジスタ２ １ ４のベース・ェミ
ッタ間順方向電圧降下分０．６Ｖとダイオード４０２，
４０３の順方向電圧降下分０．６Ｖと引いた一１．８Ｖ
となり、トランジスタ２１ ６のベース電位−２．０５
Ｖより高いためトランジスタ２１５は導適状態となり、
定電流源３０６と抵抗５１２により受信回路出力端子２
３の電位送信信号ＡがＬｏｗレベル通常状態より−０．
５Ｖ下げられ、一方受信回路出力端子２４の電位は通常
（送信信号Ａが山ｗレベルの時）より０．Ｗ高くなる。
以上の動作を前提として受信回路の動作を説明する。最
切に受信されるべき信号Ｂが山ｗレベル送信すべき信号
Ａも山ｗレベル（第４図のタイミング１）の時、受信側
レベル制御入力端子２１は−１．０Ｖ２２はＯＶそして
トランジスタ２１ ５は非導適状態であるから出力端子
２３の電位はトランジスタ２１ ７のベース電位−１．
０Ｖからトランジスタ２１７のベース・ェミツタ間順方
向電圧降下分０．６Ｖと定電流源３０７による抵抗５１
２の電圧降下０．４Ｖを引いた電位−２．０Ｖが出力
され、一方出力端子２４の電位はトランジスタ２８のベ
ース・ェミッタ間順方向電圧降下分０．５Ｖと抵抗５１
３における定電流源３０６と３０８による電圧降下０．
９Ｖを引いた電位−１．５Ｖが出力される。
２番目は受信されるべき信号ＢがＬｏｗレベル、送信す
べき信号ＡがＨｉ蝕しベルの時（第４図のタイミング２
の時）受信倒しベル制御入力端子２１は−０．５Ｖ、２
２も−０．５Ｖ、そしてトランジスタ２１５は導適状態
であるから、出力端子２３の電位はトランジスタ２ １
７のベース電位一０．５Ｖからトランジスタ２１７の
ベース・ェミッタ間順方向電圧降下分０．６Ｖと定電流
源３０６，３０７による抵抗５１２での電圧降下分０．
９Ｖを引いた−２Ｖ、一方出力端子２４はトランジスタ
２１ ８のベース電位一０．５Ｖからトランジスタ２１
８のベース・ェミッタ間順方向電圧降下分０．６Ｖと
定電流源３０８による抵抗５１３での電圧降下分０．４
Ｖを引いた−１．５Ｖとなる。
べき信号ＡがＨｉ蝕しベルの時（第４図のタイミング２
の時）受信倒しベル制御入力端子２１は−０．５Ｖ、２
２も−０．５Ｖ、そしてトランジスタ２１５は導適状態
であるから、出力端子２３の電位はトランジスタ２ １
７のベース電位一０．５Ｖからトランジスタ２１７の
ベース・ェミッタ間順方向電圧降下分０．６Ｖと定電流
源３０６，３０７による抵抗５１２での電圧降下分０．
９Ｖを引いた−２Ｖ、一方出力端子２４はトランジスタ
２１ ８のベース電位一０．５Ｖからトランジスタ２１
８のベース・ェミッタ間順方向電圧降下分０．６Ｖと
定電流源３０８による抵抗５１３での電圧降下分０．４
Ｖを引いた−１．５Ｖとなる。
３番目は受信されるべき信号ＢがＨｉｇｈレベル、送信
すべき信号Ａがいｗレベルの時（第４図のタイミング３
の時）受信側レベル制御入力端子２ １は−０．５Ｖ、
２ ２も−０．５Ｖそしてトランジスタ２１５は非導適
状態であるから、出力端子２３の電位はトランジスタ２
１７のベース電位−０．５Ｖからトランジスタ２ １
７のベース・エミツタ間順方向電圧降下分０．６Ｖと定
電流源３０７による抵抗５ １ ２での電圧降下分０．
４Ｖを引いた−１．５Ｖとなる。
すべき信号Ａがいｗレベルの時（第４図のタイミング３
の時）受信側レベル制御入力端子２ １は−０．５Ｖ、
２ ２も−０．５Ｖそしてトランジスタ２１５は非導適
状態であるから、出力端子２３の電位はトランジスタ２
１７のベース電位−０．５Ｖからトランジスタ２ １
７のベース・エミツタ間順方向電圧降下分０．６Ｖと定
電流源３０７による抵抗５ １ ２での電圧降下分０．
４Ｖを引いた−１．５Ｖとなる。
また出力端子２４の電位はトランジスタ２ １ ８のベ
ース電位一０．５Ｖからトランジスタ２１８のベース・
ェミッタ間電圧降下分０．６Ｖと定電流源３０６と３０
８とによる抵抗５１ ３での電圧降下分０．９Ｖを引い
た−２．０Ｖとなる。４番目は受信されるべき信号Ｂが
Ｈｉｇｈレベル、送信すべき信号Ａが山ｗレベルの時（
第４図のタイミング４の時）受信側レベル制御入力端子
２ １はＯＶ、２２は−１．０Ｖそしてトランジスタ２
１５は導適状態であるから、出力端子２３の電位はトラ
ンジスタ２１ ７のベース電位ＯＶからトランジスタ２
１７のベース・ェミッタ間順方向電圧降下分０．６Ｖと
定電流源３０６と３０７による抵抗５ １ ２での電圧
降下分０．９Ｖを引いた−１．５Ｖが出力端子に表われ
る電圧となる。また出力端子２４の電位はトランジスタ
２１８のベース電位一１．０Ｖからトランジスタ２１
８のベース・ヱミッタ間瀬方向電圧降下分０．６Ｖと定
電流源３０８による抵抗５１３での電圧降下分０．４Ｖ
とを引いた−２．０Ｖとなる。
ース電位一０．５Ｖからトランジスタ２１８のベース・
ェミッタ間電圧降下分０．６Ｖと定電流源３０６と３０
８とによる抵抗５１ ３での電圧降下分０．９Ｖを引い
た−２．０Ｖとなる。４番目は受信されるべき信号Ｂが
Ｈｉｇｈレベル、送信すべき信号Ａが山ｗレベルの時（
第４図のタイミング４の時）受信側レベル制御入力端子
２ １はＯＶ、２２は−１．０Ｖそしてトランジスタ２
１５は導適状態であるから、出力端子２３の電位はトラ
ンジスタ２１ ７のベース電位ＯＶからトランジスタ２
１７のベース・ェミッタ間順方向電圧降下分０．６Ｖと
定電流源３０６と３０７による抵抗５ １ ２での電圧
降下分０．９Ｖを引いた−１．５Ｖが出力端子に表われ
る電圧となる。また出力端子２４の電位はトランジスタ
２１８のベース電位一１．０Ｖからトランジスタ２１
８のベース・ヱミッタ間瀬方向電圧降下分０．６Ｖと定
電流源３０８による抵抗５１３での電圧降下分０．４Ｖ
とを引いた−２．０Ｖとなる。
以上が受信回路３の動作説明であるが、出力端子２３と
２４の電圧波形は受信すべき信号Ｂと岡極性又は逆極性
の信号が出力され、本受信回路の機能を果した事が説明
できる。
２４の電圧波形は受信すべき信号Ｂと岡極性又は逆極性
の信号が出力され、本受信回路の機能を果した事が説明
できる。
また、この出力端子２３，２ ４の電位はＬｏｗレベル
が−２．０Ｖ、Ｈｉｇｈレベルが−１．５Ｖであり、入
力端子９の電位（山ｗレベル＝−０．５Ｖ、Ｈｉｇｈレ
ベル＝ＯＶ）に合わせるためと、ケーブル３９で発生す
る同相雑音を除去するためトランジスタ２１９，２２０
の差動回路形式からなる増幅回路を通り出力される。こ
こでは送受信回路１側だけを例にとり説明を行なったが
、送受信回路２側も入力の組合せは４通りであり、本発
明から容易に理解できるので、ここでは省略する。本発
明は以上説明したように差動型送受信回路を１対の伝送
路に接続したことにより、同時に送受信が可能となり機
能ブロック間の伝送線路数及び端子数の削減をはかる効
果を有する。
が−２．０Ｖ、Ｈｉｇｈレベルが−１．５Ｖであり、入
力端子９の電位（山ｗレベル＝−０．５Ｖ、Ｈｉｇｈレ
ベル＝ＯＶ）に合わせるためと、ケーブル３９で発生す
る同相雑音を除去するためトランジスタ２１９，２２０
の差動回路形式からなる増幅回路を通り出力される。こ
こでは送受信回路１側だけを例にとり説明を行なったが
、送受信回路２側も入力の組合せは４通りであり、本発
明から容易に理解できるので、ここでは省略する。本発
明は以上説明したように差動型送受信回路を１対の伝送
路に接続したことにより、同時に送受信が可能となり機
能ブロック間の伝送線路数及び端子数の削減をはかる効
果を有する。
第１図は本発明の一実施例のブロック図であり、第２図
及び第３図は本発明の一実施例の回路図であり、第４図
は第２図及び第３図で示した回路図の各点における電位
の状況を動作順に示したタイムチャートである。 図において、１，１７は差動型伝送駆動回路部、７，２
３と制御回路部３３，２７及び差動型受信回路３２，２
９より構成される差動型送受信回路である。 ２，６，２１，２５は差敷型伝送駆動回路部の入力端子
、８，９，２２，２４は差鰯型伝送駆動回路部の出力端
子、４，５，１８，１９は差動型送受信回路部の差敷入
出力端子、１４，１５，３４，３５は差動型受信回路部
の入力回路、１１，２８は制御回路部、３３，２７は出
力端子、１２，３０は差動型受信回路部の制御入力端子
、３，１３，２０，３１は差動型受信回路部の出力端子
、１６は１対の伝送線路、５０〜５８，８０〜８８はト
ランジスタ、６１〜６５，７０，７１，９１〜９７は抵
抗、７８，７９，８９，９０，６６，６７，７２，９８
，９９，１００‘ま定電流源。 第１図 第２図 第３図 第４図
及び第３図は本発明の一実施例の回路図であり、第４図
は第２図及び第３図で示した回路図の各点における電位
の状況を動作順に示したタイムチャートである。 図において、１，１７は差動型伝送駆動回路部、７，２
３と制御回路部３３，２７及び差動型受信回路３２，２
９より構成される差動型送受信回路である。 ２，６，２１，２５は差敷型伝送駆動回路部の入力端子
、８，９，２２，２４は差鰯型伝送駆動回路部の出力端
子、４，５，１８，１９は差動型送受信回路部の差敷入
出力端子、１４，１５，３４，３５は差動型受信回路部
の入力回路、１１，２８は制御回路部、３３，２７は出
力端子、１２，３０は差動型受信回路部の制御入力端子
、３，１３，２０，３１は差動型受信回路部の出力端子
、１６は１対の伝送線路、５０〜５８，８０〜８８はト
ランジスタ、６１〜６５，７０，７１，９１〜９７は抵
抗、７８，７９，８９，９０，６６，６７，７２，９８
，９９，１００‘ま定電流源。 第１図 第２図 第３図 第４図
Claims (1)
- １ 同一の構成を有する他の差動型送受信回路に、第１
の信号線と第２の信号線を介して、接続しうる差動型送
受信回路であつて、入力信号と基準信号との一対の差動
出力を、第１の信号と第２の信号として、第１の信号線
と第２の信号線とに、それぞれ供給する送信部と、前記
第２の信号に対応した信号に、前記第１の信号線の信号
を加算した、第３の信号と、前記第１の信号に対応した
信号に第２の信号線の信号を加算した第４の信号を出力
した信号レベル制御部と、前記第３の信号と前記第４の
信号との差動出力を発生する受信部とを含むことを特徴
とする差動型送受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51108084A JPS6037662B2 (ja) | 1976-09-09 | 1976-09-09 | 差動型送受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51108084A JPS6037662B2 (ja) | 1976-09-09 | 1976-09-09 | 差動型送受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5333009A JPS5333009A (en) | 1978-03-28 |
| JPS6037662B2 true JPS6037662B2 (ja) | 1985-08-27 |
Family
ID=14475456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51108084A Expired JPS6037662B2 (ja) | 1976-09-09 | 1976-09-09 | 差動型送受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6037662B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5638095B2 (ja) * | 2010-03-10 | 2014-12-10 | ナショナル セミコンダクター コーポレーションＮａｔｉｏｎａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｃｏｒｐｏｒａｔｉｏｎ | 共通の導体ペアを介して同時双方向通信を提供するデータ信号トランシーバ回路 |
-
1976
- 1976-09-09 JP JP51108084A patent/JPS6037662B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5333009A (en) | 1978-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3671671A (en) | Pulse transmitting and receiving systems | |
| US4388725A (en) | Bus transmission system | |
| US3473131A (en) | Level shift correction circuits | |
| US4734919A (en) | Circuit for serial data communication and power transmission | |
| US3140405A (en) | Digital communications system | |
| JPH0741232Y2 (ja) | 非同期２進データ通信回路 | |
| JPS6037662B2 (ja) | 差動型送受信回路 | |
| US3381089A (en) | Data transmission apparatus | |
| JPH0356486B2 (ja) | ||
| US3284641A (en) | Gating system | |
| JP2621562B2 (ja) | Ｒｓ２３２ｃラインレシーバｉｃ | |
| US3239694A (en) | Bi-level threshold setting circuit | |
| EP0305941B1 (en) | Flipflop which is operable at high speed and adapted to implementation as an integrated circuit | |
| US3187196A (en) | Trigger circuit including means for establishing a triggered discrimination level | |
| ATE21603T1 (de) | Leitungsspeiseschaltung aktiver impedanz. | |
| US3983324A (en) | Full duplex driver/receiver | |
| JPH06216854A (ja) | 光受信回路 | |
| JPH0441531B2 (ja) | ||
| US3506854A (en) | Driver circuit | |
| GB1225464A (ja) | ||
| US3657562A (en) | Electronic switching arrangement | |
| JP2021519048A5 (ja) | ||
| US3254237A (en) | Transistor long line driver-terminator | |
| JPS62266911A (ja) | トランスミツタ用駆動回路 | |
| SU843205A1 (ru) | Амлитудный ограничитель импульсов |