JPS6037710A - モノリシツクセラミツクコンデンサ - Google Patents
モノリシツクセラミツクコンデンサInfo
- Publication number
- JPS6037710A JPS6037710A JP59136666A JP13666684A JPS6037710A JP S6037710 A JPS6037710 A JP S6037710A JP 59136666 A JP59136666 A JP 59136666A JP 13666684 A JP13666684 A JP 13666684A JP S6037710 A JPS6037710 A JP S6037710A
- Authority
- JP
- Japan
- Prior art keywords
- main
- electrodes
- electrode
- auxiliary
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/255—Means for correcting the capacitance value
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野・
本発明は非常に小さいコンデンサゼデーの両端まで拡が
る１組の主電極を有する１節可能のモノリシックセラミ
ックコンデンサ、詳細には主電極の間に補助電極を有す
るこのようなコンデンサに関する。
る１組の主電極を有する１節可能のモノリシックセラミ
ックコンデンサ、詳細には主電極の間に補助電極を有す
るこのようなコンデンサに関する。
従来の技術・
モノリシックセラミックコンデンサは一般に２群の主電
極を埋設した誘電性セラミックＨ？デー、からなる。タ
ーミナルおよび電気的接続のため１つの群はぼデーの１
つの側面へ、他の群は他の側面へ拡がる。コンデンサ中
に得られる電気容量は主として隣接電極間の誘導体厚さ
、セラミックの誘電率（ｋ）および隣接電極間の重なり
方のような多くの変数の関数である。モノリシックコン
デンサの生産ロットの容量値が４０係変化することは異
常ではない。
極を埋設した誘電性セラミックＨ？デー、からなる。タ
ーミナルおよび電気的接続のため１つの群はぼデーの１
つの側面へ、他の群は他の側面へ拡がる。コンデンサ中
に得られる電気容量は主として隣接電極間の誘導体厚さ
、セラミックの誘電率（ｋ）および隣接電極間の重なり
方のような多くの変数の関数である。モノリシックコン
デンサの生産ロットの容量値が４０係変化することは異
常ではない。
隣接電極間の誤った重なりは米国特許第３８９６３５４
号明細書に記載のように、隣接電極間に一定の所定の重
なり領域が存在するように電極・ξターンを設計するこ
とによって容量（面変化の１因として除去することがで
きる。
号明細書に記載のように、隣接電極間に一定の所定の重
なり領域が存在するように電極・ξターンを設計するこ
とによって容量（面変化の１因として除去することがで
きる。
与えられた方法で得られるより狭い容量誤差が望捷れる
場合、Ｈ？ボデ一孔を削り、それ１でよっていくつかの
電極の中央部および包囲するセラミックを除去し、容量
を所望値へ低下することも公知である。このような方法
は米国特許第３４５６４７０号に記載される。しかし研
削法は電極型なり面積がコンデンサボデー断面積に比し
て小さい非常に小形のコンデンサに使用するためには実
用的でない。
場合、Ｈ？ボデ一孔を削り、それ１でよっていくつかの
電極の中央部および包囲するセラミックを除去し、容量
を所望値へ低下することも公知である。このような方法
は米国特許第３４５６４７０号に記載される。しかし研
削法は電極型なり面積がコンデンサボデー断面積に比し
て小さい非常に小形のコンデンサに使用するためには実
用的でない。
客数を調節するもう１つの公知法はセラミックゼデーの
さらにもう１つの側面へ拡がる多数の補助電極を備える
ことからなる。この補助電極はコンデンサの同じ主ター
ミナルまで拡がる２つの主電極の間に埋設され、外側
でコンデンサの他の主ターミナルに接続した場合、容量
が上昇する。
さらにもう１つの側面へ拡がる多数の補助電極を備える
ことからなる。この補助電極はコンデンサの同じ主ター
ミナルまで拡がる２つの主電極の間に埋設され、外側
でコンデンサの他の主ターミナルに接続した場合、容量
が上昇する。
発明が解決しようとする問題点・
本発明の目的はモノリシックセラミックコンデンサの容
量値を調節する選択的方法を得ることである。もう１つ
の目的は非常に小さい寸法のコンデンサに適用しうる改
善された調節が可能なモノリシックセラミックコンデン
サを得ることである。
量値を調節する選択的方法を得ることである。もう１つ
の目的は非常に小さい寸法のコンデンサに適用しうる改
善された調節が可能なモノリシックセラミックコンデン
サを得ることである。
問題点を解決するだめの技術的手段。
本発明によりセラミックゼデー内の主電極間に埋設しだ
補助電極はぼデーの１端において主電極に接続するため
ボデーの側面まで達する。
補助電極はぼデーの１端において主電極に接続するため
ボデーの側面まで達する。
一般に本発明のモノリシックセラミックコンデンサは誘
電性セラミックボデー内に埋設し／ζ２つの主シート電
極を有する。２つの主電極はボデーの中心層によって離
される。２つの主電極はそれぞり、セデーの２つの相対
する端面捷で拡がり、ボデーの２つの相対する端面およ
び２つの側面から離れた領域で互いに重なる。したがっ
て重なり領域は最大可能面積より著しく小さく、とくに
その３３係より小さい。少なくとも２つの離れた補助／
−１−電極は主成１夕間の中・心セラミック層内に埋設
され、前記側面の１つ捷たは両方まで拡がる。
電性セラミックボデー内に埋設し／ζ２つの主シート電
極を有する。２つの主電極はボデーの中心層によって離
される。２つの主電極はそれぞり、セデーの２つの相対
する端面捷で拡がり、ボデーの２つの相対する端面およ
び２つの側面から離れた領域で互いに重なる。したがっ
て重なり領域は最大可能面積より著しく小さく、とくに
その３３係より小さい。少なくとも２つの離れた補助／
−１−電極は主成１夕間の中・心セラミック層内に埋設
され、前記側面の１つ捷たは両方まで拡がる。
相対するボデ一端面で主電極間に測定される容量は補助
ｔ６． ｆｉｔのいずれか１つを主電極のいずれか１つ
に接続する際上昇する。
ｔ６． ｆｉｔのいずれか１つを主電極のいずれか１つ
に接続する際上昇する。
本発明はとくに有効型なり領域がセラミックゼデー内の
主電極の全面積によって表わされる最大可能面積の］／
３以下である小さいモノリシックセラミックコンデンサ
に関する。
主電極の全面積によって表わされる最大可能面積の］／
３以下である小さいモノリシックセラミックコンデンサ
に関する。
実施例
図示のセラミックコンデンサは２つの主電極１２および
１４を埋設した誘電性セラミックボデー１０を有する。
１４を埋設した誘電性セラミックボデー１０を有する。
電極１２はＸ−Ｙ平面にあり、Ｔ形である。電極１２お
よび１４はＨ？デー１０の中心領域で重なり、ここでほ
ぼすべての電気容量が電極間に形成される。１組の補助
電（返１６および１８が誘電性セラミック内の２つの主
電極１２および１４の前記型なり領域内に埋設される。
よび１４はＨ？デー１０の中心領域で重なり、ここでほ
ぼすべての電気容量が電極間に形成される。１組の補助
電（返１６および１８が誘電性セラミック内の２つの主
電極１２および１４の前記型なり領域内に埋設される。
ボデー１０の長さくＸ方向）は２．０３ｍ＋ｎ（０，０
８０インチ）、幅（Ｙ方向）は］、、 ２７ ｍｍ （
００５０インチ）である。主電倹１２および１４の有効
容量型なり領域はそれゆえボデー１０内にあるＸ−Ｙ平
面の全面積の１小部分すなわち約１８係なので、外側タ
ーミナル２０および２２を設ける際不注意な短絡を避け
るだめ、電極間（たとえば１６と１８の間、および１８
と１４の間）に適当なスペースが設けられる。
８０インチ）、幅（Ｙ方向）は］、、 ２７ ｍｍ （
００５０インチ）である。主電倹１２および１４の有効
容量型なり領域はそれゆえボデー１０内にあるＸ−Ｙ平
面の全面積の１小部分すなわち約１８係なので、外側タ
ーミナル２０および２２を設ける際不注意な短絡を避け
るだめ、電極間（たとえば１６と１８の間、および１８
と１４の間）に適当なスペースが設けられる。
ｋ−約７０のセラミック材料および主電極１２゛と１４
の間の誘電性ス被−ス０．０７６ Ｍ（３ミル）を使用
し、補助電極１６および１８を結合せずに電気的にフロ
ートさせて（２０ｂおよび２２ｂのような接続なしに）
主電極１２および１４間の容量は約３．４ｐＦである。
の間の誘電性ス被−ス０．０７６ Ｍ（３ミル）を使用
し、補助電極１６および１８を結合せずに電気的にフロ
ートさせて（２０ｂおよび２２ｂのような接続なしに）
主電極１２および１４間の容量は約３．４ｐＦである。
補助電極１６および１８は主電極１２から約００２５咽
（１ミル）；雅され、主電極１４から約０．０５：１
ｍｍ （２ミル）離される。補助電極１６捷たは１８の
いずれかを主電極１４に接続すると、ターミナル２０と
２２の間に現れる容量は３．４ｐＦカら４．Ｑ’ｐＦへ
上昇する。これに反し補助電極１６または１８のいずれ
かを主電極１２に接続するとターミナル２０と２２の間
の容量は３．４ｐＦから５．７ｐＦへ上昇する。補助型
１へ接続の組合せによって得られる可能な容量瞳は下記
のとおりである 組合せ 補助電極接続 容量（ｐＦ ）１ な し ３
４ ２ １８−１４ ４．０ ３ １８−１６−］ ４ ４．５ ４ １６−１２ ５．７ ５１６−１２および１−８−１４ ６．２６ １８−１
６−１２ ７．９ 本発明のコンデンサはモノリンツクセラミックコンデン
サに公知の方法のいずれかによって製造することができ
る。要約すればセラミック粉末のスラリーをベヒクルと
してのキシレン、結合剤としてのメチルメタクリレ−１
・およびし／チンのような表面活性剤からなる液体媒体
中で形成する。セラミックスラリ−の被覆を逐次基板上
に沈着させ、それぞれの被覆を次の沈着前に乾燥する。
（１ミル）；雅され、主電極１４から約０．０５：１
ｍｍ （２ミル）離される。補助電極１６捷たは１８の
いずれかを主電極１４に接続すると、ターミナル２０と
２２の間に現れる容量は３．４ｐＦカら４．Ｑ’ｐＦへ
上昇する。これに反し補助電極１６または１８のいずれ
かを主電極１２に接続するとターミナル２０と２２の間
の容量は３．４ｐＦから５．７ｐＦへ上昇する。補助型
１へ接続の組合せによって得られる可能な容量瞳は下記
のとおりである 組合せ 補助電極接続 容量（ｐＦ ）１ な し ３
４ ２ １８−１４ ４．０ ３ １８−１６−］ ４ ４．５ ４ １６−１２ ５．７ ５１６−１２および１−８−１４ ６．２６ １８−１
６−１２ ７．９ 本発明のコンデンサはモノリンツクセラミックコンデン
サに公知の方法のいずれかによって製造することができ
る。要約すればセラミック粉末のスラリーをベヒクルと
してのキシレン、結合剤としてのメチルメタクリレ−１
・およびし／チンのような表面活性剤からなる液体媒体
中で形成する。セラミックスラリ−の被覆を逐次基板上
に沈着させ、それぞれの被覆を次の沈着前に乾燥する。
乾燥した被覆のいくつかの上に・ξラジウム含有電極イ
ンキのノミターンをスクリーン印刷する。この堆４責を
次に空気中１０００〜１４００℃で就成のだめ焼成する
。電極が拡がる側面および端面をさらに完全に電極が露
出するように研削することができ、銀含有塗料をこの側
面および端面に塗布する。次にボデーを約７６０℃で焼
成して銀塗料を硬化させ、それぞれ埋設型ｒｉ１２，１
６．１４および１８のいずれかに接触する導電ターミナ
ル２０ａ、２０ｂ２２ａおよび２２ｂを形成する。
ンキのノミターンをスクリーン印刷する。この堆４責を
次に空気中１０００〜１４００℃で就成のだめ焼成する
。電極が拡がる側面および端面をさらに完全に電極が露
出するように研削することができ、銀含有塗料をこの側
面および端面に塗布する。次にボデーを約７６０℃で焼
成して銀塗料を硬化させ、それぞれ埋設型ｒｉ１２，１
６．１４および１８のいずれかに接触する導電ターミナ
ル２０ａ、２０ｂ２２ａおよび２２ｂを形成する。
ボデー１０へターミナルを設置する際ターミナル部分２
０ｂおよび２２ｂの１つもしくは両 一方を使用し、ま
たは両方を使用しなくてよい。
０ｂおよび２２ｂの１つもしくは両 一方を使用し、ま
たは両方を使用しなくてよい。
このような選択は容量の分散の狭いコンデンサボデー製
造パッチに対して適用することができる。選択的にター
ミナルは第２図に示すように完全に設置し、次にターミ
ナル２０および２２の１つまたは両方の一部を切除して
補助電極１８および１６の１つまたは両方を電気的にフ
ロートさせ、その容量値への影響を除去することができ
る。たとえば補助電極１８の接続を断つため、ターミナ
ル部分２２ｂの中央領域を切除することができる。
造パッチに対して適用することができる。選択的にター
ミナルは第２図に示すように完全に設置し、次にターミ
ナル２０および２２の１つまたは両方の一部を切除して
補助電極１８および１６の１つまたは両方を電気的にフ
ロートさせ、その容量値への影響を除去することができ
る。たとえば補助電極１８の接続を断つため、ターミナ
ル部分２２ｂの中央領域を切除することができる。
多くの場合もつとも有利な第３の実施例としてターミナ
ル部分２（ｌａおよび２２ａのみをすべてのボデーに設
置する。これらの端面ターミナルを有するボデーを次に
試験して容量により多数の群に分類する。各群に対しす
べての容量を所望の呼称客数値に近づけるように必要に
応じてターミナル部分２０ｂおよび２２ｂを設置する。
ル部分２（ｌａおよび２２ａのみをすべてのボデーに設
置する。これらの端面ターミナルを有するボデーを次に
試験して容量により多数の群に分類する。各群に対しす
べての容量を所望の呼称客数値に近づけるように必要に
応じてターミナル部分２０ｂおよび２２ｂを設置する。
第１図は調節可能のモノリシックセラミックコンデンサ
の斜視図、第２図は第１図χ−Ｙ千面の断面図、第３図
は第１図χ−Ｚ平面の断面を３の方向へ見た図、第４図
は第１図コンデンサを形成する３つの電極沈着セラミッ
ク層の展開図である。 １０・・セラミックボデー、１２，１．４・・・主電極
、１６．１８・補助電極、２０．２２・・・夕一ミナル
の斜視図、第２図は第１図χ−Ｙ千面の断面図、第３図
は第１図χ−Ｚ平面の断面を３の方向へ見た図、第４図
は第１図コンデンサを形成する３つの電極沈着セラミッ
ク層の展開図である。 １０・・セラミックボデー、１２，１．４・・・主電極
、１６．１８・補助電極、２０．２２・・・夕一ミナル
Claims (1)
- 【特許請求の範囲】 １、 セラミックボデー、とのゼデー内に埋設された、
セラミックボデーの中心層によって離された少なくとも
２つの主シート電極を有し、この主電極のそれぞれがゼ
デーの相対する端面まで拡がり、この２つの主電極がゼ
デー両端面および両側面から離れだ重な９領域を有し、
さらにセラミックボデー中心層に埋設された、少なくと
も１つの側面まで拡がる少なくとも２つの離れた補助シ
ート電極を１席え、２つの主電極間の容量が補助型ｉｔ
の１つをいずれかの主電極に電気的に接続する際に上昇
することを特徴とするモノリシックセラミックコンデン
サ。 ２．２つの補助電極が同じ平面内にあり、それぞれ反対
側のボデー側面まで拡がる特許請求の範囲第１項記載の
コンデンサ。 ３、補助電極と１つの主電極の間のスペースがこの補助
電極と他の主電極の間のスペースより小さい特許請求の
範囲第１項記載のコンデンサ。 ４．２つの主電極の重なり領域が７１？デー内の主電極
平面の全面積によって表わされる最大可能面積の１／３
より小さい特許請求の範囲第１項記載のコンデンサ。 ５、主電極の重なり領域の部分がボデー側面から離れ、
主電極の相対するゼギ一端面部分がボデー側面まで拡が
り、少なくとも１つのボデー側面上の平らな金属ターミ
ナルフィルムが１つの補助電極を１つの主電極に接続す
る特許請求の範囲第１項記載のコンデンサ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/511,416 US4466045A (en) | 1983-07-06 | 1983-07-06 | Adjustable monolithic ceramic capacitor |
| US511416 | 1983-07-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6037710A true JPS6037710A (ja) | 1985-02-27 |
| JPH0337850B2 JPH0337850B2 (ja) | 1991-06-06 |
Family
ID=24034814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59136666A Granted JPS6037710A (ja) | 1983-07-06 | 1984-07-03 | モノリシツクセラミツクコンデンサ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4466045A (ja) |
| EP (1) | EP0131422B1 (ja) |
| JP (1) | JPS6037710A (ja) |
| CA (1) | CA1205534A (ja) |
| DE (1) | DE3471398D1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63110019U (ja) * | 1987-01-10 | 1988-07-15 | ||
| JP2018170517A (ja) * | 2013-10-02 | 2018-11-01 | エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ | ＢａＴｉ（１−ｙ）ＺｒｙＯ３をベースにしたセラミック多層デバイス |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2136206B (en) * | 1983-03-02 | 1986-10-08 | Standard Telephones Cables Ltd | Fused ceramic capacitor |
| JPS61236110A (ja) * | 1985-04-11 | 1986-10-21 | 株式会社村田製作所 | 積層セラミツクコンデンサ |
| US4720767A (en) * | 1986-09-22 | 1988-01-19 | Avx Corporation | Internally fused variable value ceramic capacitor and circuit |
| JPH03215915A (ja) * | 1990-01-19 | 1991-09-20 | Murata Mfg Co Ltd | 積層コンデンサ |
| US5018047A (en) * | 1990-07-20 | 1991-05-21 | American Technical Ceramics Corporation | Adjustable multilayer capacitor |
| US5495387A (en) * | 1991-08-09 | 1996-02-27 | Murata Manufacturing Co., Ltd. | RC array |
| DE4231616C2 (de) * | 1992-09-22 | 1995-08-24 | Seichter Gmbh | Kapazitiver Sensor |
| US5367430A (en) * | 1992-10-21 | 1994-11-22 | Presidio Components, Inc. | Monolithic multiple capacitor |
| US6038134A (en) * | 1996-08-26 | 2000-03-14 | Johanson Dielectrics, Inc. | Modular capacitor/inductor structure |
| US7152291B2 (en) | 2002-04-15 | 2006-12-26 | Avx Corporation | Method for forming plated terminations |
| KR100826410B1 (ko) * | 2006-12-29 | 2008-04-29 | 삼성전기주식회사 | 캐패시터 및 이를 이용한 캐패시터 내장형 다층 기판 구조 |
| KR102762876B1 (ko) * | 2019-09-17 | 2025-02-07 | 삼성전기주식회사 | 적층형 전자 부품 |
| CN113053668B (zh) * | 2021-03-09 | 2023-05-16 | 北京北方华创微电子装备有限公司 | 电容元件 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3586933A (en) * | 1970-01-15 | 1971-06-22 | Gulton Ind Inc | Trimmable monolithic capacitor and method of making the same |
| US3688361A (en) * | 1971-06-18 | 1972-09-05 | Gulton Ind Inc | Method of making a trimmable monolithic capacitor |
| DE2246573C3 (de) * | 1972-09-22 | 1980-06-19 | Braloric Electronic Gmbh, 8500 Nuernberg | Abgleichbarer Schichtkondensator |
| US3898541A (en) * | 1973-12-17 | 1975-08-05 | Vitramon Inc | Capacitors and method of adjustment |
| US4074340A (en) * | 1976-10-18 | 1978-02-14 | Vitramon, Incorporated | Trimmable monolithic capacitors |
-
1983
- 1983-07-06 US US06/511,416 patent/US4466045A/en not_active Expired - Fee Related
-
1984
- 1984-06-18 CA CA000456843A patent/CA1205534A/en not_active Expired
- 1984-07-03 DE DE8484304541T patent/DE3471398D1/de not_active Expired
- 1984-07-03 JP JP59136666A patent/JPS6037710A/ja active Granted
- 1984-07-03 EP EP84304541A patent/EP0131422B1/en not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63110019U (ja) * | 1987-01-10 | 1988-07-15 | ||
| JP2018170517A (ja) * | 2013-10-02 | 2018-11-01 | エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ | ＢａＴｉ（１−ｙ）ＺｒｙＯ３をベースにしたセラミック多層デバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3471398D1 (en) | 1988-06-23 |
| EP0131422A1 (en) | 1985-01-16 |
| EP0131422B1 (en) | 1988-05-18 |
| CA1205534A (en) | 1986-06-03 |
| JPH0337850B2 (ja) | 1991-06-06 |
| US4466045A (en) | 1984-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6037710A (ja) | モノリシツクセラミツクコンデンサ | |
| CA1194949A (en) | Low cost thin film capacitor | |
| US4513350A (en) | Monolithic ceramic capacitor and method for manufacturing to predetermined capacity value | |
| US4300115A (en) | Multilayer via resistors | |
| US5379004A (en) | High frequency-use non-reciprocal circuit element | |
| US7085124B2 (en) | Multilayer capacitor | |
| GB1178912A (en) | Electronic Articles | |
| CA2345764A1 (en) | Capacitance-coupled high dielectric constant embedded capacitors | |
| US4470098A (en) | Multilayer ceramic dielectric capacitors | |
| US5040093A (en) | Capacitor and method of manufacturing same | |
| JPH08162368A (ja) | 複合型積層コンデンサ | |
| JPH03147843A (ja) | 静電チャックの製造方法 | |
| JPH02303005A (ja) | 厚膜抵抗素子の製造方法 | |
| JP2592158Y2 (ja) | 積層型部品 | |
| JP2739453B2 (ja) | ヒューズ機能付コンデンサ、及びその製造方法 | |
| JPH06260302A (ja) | チップ型ｐｔｃサーミスタ | |
| JP3245933B2 (ja) | 抵抗体 | |
| JPS62169301A (ja) | 厚膜抵抗体の温度係数調整方法 | |
| JPH08265081A (ja) | チップ型フィルタ | |
| JPS62266861A (ja) | 薄膜抵抗容量ネツトワ−ク | |
| JPH04354315A (ja) | 厚膜コンデンサ | |
| JPS58163102A (ja) | 磁器コンデンサの内部電極用導電性ペ−スト | |
| JPH0521842Y2 (ja) | ||
| JPS5839068U (ja) | 静電気放電用電極を備えた基板 | |
| JPS5848906A (ja) | 厚膜コンデンサ−の容量調節方法 |