JPS6039183B2 - 過渡インピ−ダンス直視回路 - Google Patents

Description

【発明の詳細な説明】 本発明は商用および直流回路等における負荷インピーダ
ンスの変化を波形として直視し得る過渡インピーダンス
直視回路に関する。

従来、この種の回路としては、電流および電圧をそれぞ
れの絶縁増中器を介し増中せしめ、かつその増中された
出力を割算器を介し出力波形を取り出す構成のものが用
いられていた。

しかるに上記の回路構成においては、絶縁増中器を使用
するので高価で大型となり、また、割算器としては２象
限のものしかなく虎負荷の観測が不可能であると共に、
直線性、温度安定性が良くないという欠点があった。さ
らに、電流、電圧をそれぞれディジタル変換しこれを計
算機によって処理する方式が用いられており、このため
、手間がかかると共に、装置が大型化し、かつ高価であ
るという欠点をも伴なつていた。しかして、一般に飽和
リアクトル、アーク抵抗およびソレノィド等の印加電圧
、通轟々流で変化するような負荷の過渡的なインピーダ
ンスの変化を直視することは負荷の性質、回路の過渡解
析等にきわめて効果的である。

本発明は上記の点に鑑み提案されたもので、虚負荷状態
なども観測でき、小型、かつ安価で精度が良いと共に、
周波数応答性等が良好な過渡インピーダンス直視回路を
提供することを目的とする。

以下、図面に沿って本発明を説明する。

第１図は本発明の実施例を示すもので、Ｅは電源で、こ
の電源Ｅと直列に接続された負荷Ｌとの間に分流器Ｒ，
が挿入されている。

Ａ，，Ａ２は第１，第２の差動増中器であり、第１の差
動増中器Ａ，の入力端は負荷Ｌに流れる電流ｉを取り出
すよう分流器Ｒ，の両端に接続されている。また、第２
の差動増中器Ａ２の入力端は電源Ｅの電圧ｅを取り出す
ように電源Ｅと並列に接続されている。Ａ３はアナログ
スイッチの接点Ｓ，，Ｓ２を適宜切り換えるための演算
増中器で、一方の入力端は差動増中器Ａ，の出力端に接
続され、他方の入力端は接地されていると共に、出力機
はこの増中器を介し飽和増中された信号により、アナロ
グスイッチＳ，，Ｓ２を切り換えるようにアナログスイ
ッチに接続されている。しかして、第１の差動増中器Ａ
，の出力端は、第２図に一例として示す如き単極双役の
周知のアナログスイッチの、一端に正の電圧＋Ｖｓが与
えられている一方のスイッチＳ，を介し電圧電流変換回
路Ｃ、ＦＥＴ型フオトカブラＦ、演算増中器Ａ４とから
なり、正の半周期の演算を行う第１の演算回路と、また
、一端に負の電圧−Ｖ３が与えられている他方のアナロ
グスイッチＳ２を介し同様に電圧電流変換回路ＣＦＥＴ
型フオトカプラＦ′、演算増中器Ａ５とからなり、負の
半周期の演算を行う第２の演算回路に接続されている。
前記のＦＥＴ型フオトカプラＦ，Ｆ′は電気エネルギー
を光エネルギーに変換する発光ダイオードＤ，〇のごと
き発光素子と、この光を受光し電気エネルギーに再び変
換するＦＥＴ型トランジスタのごとき光電変換素子とか
らなり、第１の演算回路において入力側の発光ダイオー
ドＤは電圧電流変換回路Ｃの出力端と従続に接続され、
また、出力側の光電変換素子は演算増中器Ａ４の負帰還
用の抵抗として作用するように一方の入力端と出力端と
の間に接続されている。しかして、この演算増中器んの
一方の入力端は第２の差動増中器Ａ２の出力Ｖｅが与え
られるよう入力インピーダンス用の抵抗公２を介し接続
され、かつ他方の入力端は接地されている。なお、第２
の演算回路においてはＦＥＴ型フオトカプラＦ′の入力
側の発光ダイオード〇の向きが逆である他は上記の構成
とほぼ同様である。

んは差動増中器で入力端子のＨ側には第１の演算回路を
構成する演算増中器Ａ４の出力端が接続され、入力様子
の（十）側には第２の演算回路を構成する演算増中器Ａ
５の出力端が接続されている。次に本発明の動作を説明
する。

負荷Ｌと直列に接続した分流器Ｒ，の端子間の電圧を第
１の差動増中器Ａ，で増中し、この増中器Ａ，からの出
力をアナログスイッチＳ，，Ｓ２を経由して、定電流特
性を有し、周知の演算増中器からなる電圧電流変換回路
Ｃ，Ｃ′に印加する。

この電圧電流変換回路Ｃ，Ｃ′の出力は夫々ＦＥＴ型フ
オトカプラＦ，Ｆ′の発光ダイオードＤ，〇に回路電流
に比例した電流ｉ＋，ｉ−を流す。ここで電圧電流変換
回路Ｃ，Ｃ′は被測定回路の電流ｉと発光ダイオードＤ
，Ｄ′に流れる電流ｉ＋，ｉ−との間の比例関係の精度
を高めるのに効果がある。一方、電源Ｅの電圧ｅは第２
の差動増中器んにより家〜志程度の高い分圧比で分圧さ
れているので、同相除去比（ＣＭ旧Ｒ）を落さずに任意
にこの増中器Ａ２の接地点を選択することが可能なため
、入力抵抗を例えばＩＭＯ程度以上に十分大きくとるこ
とができ、実質的にこの差動増中器Ａ２以下は被測定回
路と電気的に絶縁されたと同様に扱うことが可能である
。しかして、第２の差動増中器んの出力Ｖｅすなわち負
荷Ｌの電圧ｅは、ＦＥＴ型フオトカプラ，Ｆ，Ｆ′の光
電変換素子からなる世力側抵抗Ｒｘ，Ｒｘ′を利得制御
用抵抗として有する演算増中器Ａ４，Ａ５にそれぞれ抵
抗Ｒ２，Ｒ２′を介し加えられる。ＦＥＴ型フオトカプ
ラＦ，Ｆ′の出力側抵抗Ｒｘ，Ｒｘ′は入力側の発光ダ
イオードＤ，〇の電流に反比例するから、その入出力関
係は、ＲＸ＝拝．・．．・・■（ｋ′‘まＦＥＴ型フォ
トカプラの変換定数）演算増中器への出力Ｖ４は、 Ｖ４：Ｖｅ・彰…■ また、ｉ＋＝ｋ″ｉｏ・・・・・・■（ｋ″：比例定数
）・Ｖｅ＝ｋ汀戒・・・・．．■（ｋ」三：分圧比）で
あるから、上記■式に■，■および■式を代入すると、
， 一土 Ｖ４＝ぽｅ・役二Ｋ・手 ｋ′ （但し、Ｋ＝で▽耳とする） となり、その結果としてｅとｉの商が得られるため、負
荷Ｌのインピーダンスが求められることになる。

ここで第１の演算回路を構成するＦＥＴ型フオトカプラ
Ｆの入力側の発光ダイオードＤにはその特性から逆方向
の電流は流れないので、演算増中器Ａ４からの出力Ｖ４
からは電流が正の半波の期間のみしか現われない。

そこで、発光ダイオードの向きが上記の発光ダイオード
Ｄとは逆で他は同様の前述のごとき第２の演算回路を別
に一組設け、電流が負の期間にのみＦＥＴ型フオトカプ
ラＦ′を介し演算増中器Ａ５から出力波形Ｖ５が現われ
るようにする。したがって、これらの演算増中器ん，Ａ
５の出力Ｖ４，およびＶ５を後続の差動増中器んに入れ
るとＶ５は反転加算され差動増中器Ａ６からの出力は電
流の正，負の両期間とも出力電圧が現われる。なお、こ
の場合においては、負の半波のときｉ＋≦ｏのため第１
のＦＥＴ型フオトカプラＦの出力側抵抗Ｒｘが高抵抗と
なり、演算増中器Ａ４の出力Ｖ４は正または負の電圧に
飽和する。

すなわち、演算増中器Ａ４は電流が負の場合は動作させ
ずに、出力電圧Ｖ４ニｏの関係にする必要がある。これ
を実現するために本発明においては第１の差動増中Ａ．
を介し増中これた電流信号Ｖｉを演算増中器ふで飽和増
中し、この信号で電流が正のとき被測定回路の電流信号
Ｖ６は電圧電流変換回路Ｃに加わり、電圧電流変換回路
Ｃ′にはＦＥＴ型フオトカプラＦ′を充分な低抵抗にす
るに足る信号−ＶｓがアナログスイッチＳ２を介し加わ
るようにし、前記演算増中器Ａ５の飽和を防ぎ、また、
電流が負のときは逆になるようにアナログスイッチＳ，
．Ｓ２をそれぞれ制御する。

これによりいずれか一方の半周期の好ましくない期間は
それぞれ演算増中器Ａ４，んの出力Ｖ４またはＶ５をほ
ぼ０にできる。

上記のようにして得られた信号Ｖ４，Ｖ５は差動増中器
んのそれぞれの入力端子に与えられ、前記差動増中器ん
の出力からは正および負の両周期にわたるＶｉとＶｅの
商が得られ、これによって負荷Ｌ‘こおける過渡的イン
ピーダンスが得られ、かついわゆる４象限の演算（割算
）が可能である。

したがって、差動増中器Ａ６の出力端子間Ｔから負荷Ｌ
のインピーダンスの変化を波形として、例えばペンレコ
ーダ，オッシログラフ等を介し直視することができる。
叙述のように本発明によれば、 負荷Ｌの電流、電圧をそれぞれ差動増中器で取り出し、
アナログスイッチ、ＦＥＴ型フオトカプラを介しそれら
の出力の商をそれぞれ正，負の半周期の演算を行なう演
算増中器においてとるように構成されており、｛ィーＦ
ＥＴ型フオトカプラ以外は汎用の演算増中器を使用して
いるので、直線性、温度安定性が良く高精度であると共
に、安価である‘ｏ｝ＦＥＴ型フオトカプラを使用して
いるので、被測定回路と電気的に隔離して絶縁されてい
るため、例えば電源の共通使用等種々のメリットがある
し一トランス等を使用しないので、小型、軽量である〇
周波数特性が良好である 的４象限の割算ができるので、虚負荷状態なども観測で
きる等の実用的効果を有する。

【図面の簡単な説明】

第１図は本発明の過渡インピーダンス直視回路の実施例
、第２図は本発明に用いられるアナログスイッチを示す
。 Ｅ・・・・・・電源、Ｌ・・・・・・負荷、Ｒ，・・・
・・・分流器、Ａ，，Ａ２，Ａ６・・・…差動増中器、
Ａ３，Ａ４，ん・・・・・・演算増中器、Ｃ，〇……電
圧電流変換回路、Ｆ，Ｆ′・・・・・・ＦＥＴ型フオト
カプラ、Ｄ，〇・…・・発光素子、Ｒｘ，Ｒｘ′……光
電変換素子の内部抵抗、Ｓ，，Ｓ２・・・・・・アナロ
グスイッチ、Ｔ・・・…出力端子、Ｒ２，Ｒ２′・・・
・・・抵抗。 汁１図 才２図

Claims (1)

【特許請求の範囲】
1. １ 負荷Ｌに流れる電流ｉを得るよう電源Ｅと直列に接
   続された分流器Ｒ＿１の両端に入力端が接続された差動
   増巾器Ａ＿１と、前記負荷Ｌにかかる電圧ｅを得るよう
   電源Ｅと並列に入力端が接続された差動増巾器Ａ＿２と
   、前記差動増巾器Ａ＿１の出力端とアナログスイツチＳ
   ＿１を介し入力端が接続され、出力電圧を電流に変換す
   る電圧電流変換回路Ｃと、前記電圧電流変換回路Ｃの出
   力端と入力側の発光ダイオードが接続され、かつ出力側
   が負帰還用の抵抗として作用するＦＥＴ型フオトカプラ
   Ｆと、前記ＦＥＴ型フオトカプラＦの出力側を負帰還用
   の抵抗として有し、一方の入力端が前記差動増巾器Ａ＿
   ２の出力端とインピーダンス用の抵抗Ｒ＿２を介し接続
   され、正の半波における前記差動増巾器Ａ＿１，Ａ＿２
   の出力Ｖｉ，Ｖｅの商をとる演算増巾器Ａ＿４と、前記
   差動増巾器Ａ＿１の出力端とアナログスイツチＳ＿２を
   介し入力端が接続された電圧電流変換回路Ｃ′と、前記
   電圧電流変換回路Ｃ′の出力端と入力側の発光ダイオー
   ドが前記ＦＥＴ型フオトカプラＦの入力側発光ダイオー
   ドと逆向きになるように接続され、かつ出力側が負帰還
   用の抵抗として作用するＦＥＴ型フオトカプラＦ′と、
   前記ＦＥＴ型フオトカプラＦ′の出力側を負帰還用の抵
   抗として有し、かつ一方の入力端が前記差動増巾器Ａ＿
   ２の出力端と入力インピーダンス用の抵抗Ｒ′＿２を介
   し接続され、負の半波における前記差動増巾器Ａ＿１，
   Ａ＿２の出力Ｖｉ，Ｖｅの商をとる演算増巾器Ａ＿５と
   、前記差動増巾器Ａ＿１の出力端と一方の入力端が接続
   され、前記アナログスイツチＳ＿１，Ｓ＿２を切換える
   よう出力端が前記アナログスイツチＳ＿１，Ｓ＿２に接
   続された演算増巾器Ａ＿３と、前記演算増巾器Ａ＿４の
   出力Ｖ＿４が一方の入力に与えられ、かつ他方の入力に
   は前記演算増巾器Ａ＿５の出力Ｖ＿５が与えられる差動
   増巾器Ａ＿６とを備え、前記差動増巾器Ａ＿６の出力端
   を介し負荷Ｌにおける過渡インピーダンスを直視し得る
   ことを特徴とする過渡インピーダンス直視回路。