JPS6039190B2

JPS6039190B2 - 時打装置

Info

Publication number: JPS6039190B2
Application number: JP12532277A
Authority: JP
Inventors: 博糸山
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1977-10-15
Filing date: 1977-10-15
Publication date: 1985-09-04
Also published as: JPS5458061A

Description

【発明の詳細な説明】本発明は、発振器１の出力を分周回路２に入力し、この
分周回路２の初段側の適宜分周段出力により時打音信号
を作成し、抵抗Ｒ，Ｒ２・・・に夫々トランスフアゲー
トＴＧ，，ＴＧ２・・・を並列接続して横成した抵抗減
衰回路３を設け、上記分周回路２の終段側の適数個の各
分周段出力により抵抗減衰回路３のトランスフアゲート
ＴＧ，，ＴＧ２・・・を夫々オン、オフ制御し、この抵
抗減衰回路３を介して上記時打音信号を出力するように
した時打装置において、上記トランスフアゲートＴＧ，
，ＴＧ２・・・の制御に使用されない上記分周回路２の
１段乃至複数段の中間分周段を回路中に挿入しあるいは
側路する分閥段数切襖回路４を形成し、予めその時刻に
時打すべき時打数を記憶設定するとともに１打点の時打
終了毎にこの１打点終了検知信号を入力して最終時打の
打点前に最終打点報知信号を、最終時打の打点完了後に
時打動作完了信号を夫々出力する数取回路５を設け、こ
の数取回路５から分周段数切換回路４に最終打点報知信
号が入力したとき分周回路の中間部に中間分周段を挿入
するよう分周段数切襖回路４を切換動作させて成ること
を特徴とする時打装置に係り、その目的とするところは
時打音の減衰波形を得るためのＣＲ時定数回路その他の
コンデンサ接続を必要とせず、ＩＣ回路化が容易にでき
て組立が容易化された時打装置であって、しかも最終の
時打打点音の減衰時間を他の時打打点音の減衰時間より
長くし、最終打点の時打を明確に判断できるようにした
時打装層を提供するにある。

時計の時打音を電子回路的に作成して時刻の報知を行な
う時打装置にあっては、従来単一周波数の音声信号をそ
の時刻に対応する所定回数だけ断続的に発生させること
が行なわれていたが、この場合強弱のない単音が一定時
間毎に所定回数だけ鳴らされるものであるため、聴者に
その単調さの故に不快感を与えるという問題があった。

そこで各断続的に発生される時打音を減衰振動音とし、
前記単調な時打音による不快感をなくすようにした時打
装置が従来より提案されているが、かかる従来の時打装
置においては減衰振動を得るのに、コンデンサＣと抵抗
Ｒとの時定数回路を使用しており、しかもこの時定数回
路は比較的長い減衰遅延時間を必要とすることから大き
な容量のコンデンサＣを使用していたため、時打装置を
ＩＣ回路化することができず、例えＩＣ回路化してもコ
ンデンサを外付けすることになるため、組立に手数を要
し、また調整個所も多くなる問題があった。さらに従来
の時打装置にあっては、各時刻に応じた打点数の時打音
を発生させるに際し、各打点毎の時打音には何らの差も
ないものであったため、最終打点の時打音を区別するこ
とができず、従って聴者が打点数を数えて時刻を知ろう
とするとき、適確な打点数の判別を行なうための最終打
点の適確な判別ができず、時刻の判別に誤りや混乱を引
き起すおそれがある問題があった。本発明は上述の点に
鑑みて提供したものであって、以下本発明の一実施例を
図面により詳述する。

１は発振器であって、ィンバータと抵抗とコンデンサと
により構成され、時打青信号を作成しまた全体回路を制
御するための基本周波数信号を作成する。

２は１７段のフリツプフロップＦ，〜Ｆ，７よりなる分
周回路で、上記発振器１の出力をこの分周回路２に入力
して分周動作させるものであり、しかもこの分周回路２
の中間分周段である第８分周段Ｆ８にはＱ出力側及びＱ
出力側において夫々並列に分周段数切換回路４が付加さ
れ、この分周段数切換回路４の入力端６に入力がないと
き、第８分周段Ｆ８を側路して第７分周段Ｆ７のＱ，Ｑ
出力を直接第９分周段Ｆ９に伝達し、入力端６に入力が
あるとき第７分周段Ｆ７と第９分周段Ｆ９との間に第８
分周段Ｆ８を挿入して、全体としての分周段数を切換え
るように動作する。

また前記発振器１の出力は分周回路２と同様に第２分周
回路７に入力されて分周されるものであって、この第２
分周回路７はシフトレジスタＳＲ，とアンドゲートとナ
ントゲートとにより構成されている。従って分周回路２
の第４分周段Ｆ４の出力と上記第２分周回路７の出力と
はミキシング回路８に入力され、このミキシング回路８
で両出力信号が混合されることにより出力端に２周波の
混合信号として時打青信号が作成される。３は抵抗減衰
回路であって、図示実施例において８個の抵抗Ｒ，，Ｒ
２・・・とこれら各抵抗Ｒ，，Ｒ２・・・に並列接続さ
れたトランスフアゲートＴＧ．，ＴＧ２・・・ＴＧ８と
各抵抗Ｒ．・・・の直列回路に直列接続された１個のト
ランスフアゲートＴＧ９とにより構成され、トランスフ
アゲートＴＧ，，ＴＧ２・・・ＴＧ８をバイナリ出力で
オン、オフ制御することにより図示実施例において抵抗
減衰回路３両端間の低抗値を２５成安階に変化できるよ
うにしてあり、この抵抗減衰回路３を介して前記ミキシ
ング回路８出力を出力端９に接続することによって、ミ
キシング回路８出力の時打音信号に減衰特性を与え、減
衰振動波形として出力するようにしてある。

また上記抵抗減衰回路３の各トランスフアゲートＴＧ，
，ＴＧ２・・・は前記分周回路２の終端側の第９乃至第
１７分周段Ｆ９〜Ｆ，７によるＱ側のバィナリ出力にて
制御される。ところでミキシング回路８の出力はアンド
ゲートＡＧ，を介して抵抗減衰回路３に入力しているが
、このアンドゲートＡＧ，の他方の入力端には正時信号
発生回路１０の出力が接続されている。正時信号発生回
路１川こおいて図外時計回路部により各正時時に正時信
号スイッチ１１が閉じられると、２段のシフトレジスタ
ＳＲ２を用いたパルス発生回路１２に出力を生じ、この
出力によりフリップフロップ１３がセットされるととも
にオアゲートＯＧ４を介して第９〜第１７分周段Ｆ９〜
Ｆ，７にリセット信号が与えられるものであり、このた
め正時信号発生回路１０に“Ｈ”レベルの出力が生じて
アンドゲ−トＡ○，が開かれることになるものである。
即ち図外時計回路部により正時信号スイッチ１１が閉じ
られたとき、アンドゲートＡＧ，が開かれ、ミキシング
回路８の出力が抵抗減衰回路３に伝達されるものであり
、またこのときには今だ１打点の時打も行なわれていな
いからこの時刻が１時でない限り数取回路５からは最終
打点報知信号が出力されておらず、従って分周段数切換
回路４の入力端６には入力信号がなく、第８分周段Ｆ８
が側略された状態で分周回路２の分周動作が行なわれる
。

一方このとき分周回路２の第９乃至第１７分周段Ｆ９〜
Ｆ，７は前述の正時信号スイッチ１１が閉じられた時点
で全てリセットされているため、そのＱ出力は全て“Ｈ
”レベルにあり、これらの“Ｈ”レベル信号が入力した
トランスフアゲートＴＧ，〜ｒｏ９は全て開かれ、入力
された時打青信号は何らの減衰も受けることなく出力端
９に出力され、函外スピーカを最大音で駆動する。また
最大音持続回路１４において、第９乃至第１１分周段Ｆ
９〜Ｆ，．の出力は夫々オアゲートＯＧ．〜ＯＧ３を介
して各対応するトランスフアゲートＴＧ，〜ＴＧ３に入
力しており、これらオアゲ−ト００，〜ＯＧ３の他方の
入力機にはラッチ１５の出力が入力しているものであっ
て、このラッチ１５は初期状態設定回路１６の出力Ｓが
オアゲートＯＧ６を介して入力することにより電源投入
時に予めセットされているため、オアゲートＯＧ，〜Ｏ
Ｇ３はラッチ１５がセット状態にある間“Ｈ”レベル信
号を出力し、トランスフアゲートＴＧ，〜ＴＣ３を開状
態に維持する。しかして正時信号スイッチ１１が閉じら
れた時点でリセットされた第９乃至第１７分周段Ｆ９〜
Ｆ，７はこの時点から計数動作を開始することになり、
第９乃至第１１分周段Ｆ９〜Ｆ，，の各Ｑ出力も“Ｈ”
と“Ｌ”繰返すことになるが、これら分周段Ｆ９〜Ｆ，
．のＱ出力が全て“Ｌ”レベル、即ちＱ出力が全て“Ｈ
”レベルになるまでの間は前記ラッチ１５の出力が‘‘
Ｈ”レベル状態を維持するため、トランスフアゲートＴ
Ｇ，〜ＴＧ３は分周段Ｆ９〜Ｆ，．の出力状態に関係な
く開状態を維持し、他のトランスフアゲートＴＧ４〜Ｔ
Ｃ８は当然開状態にあるから出力端９には最大レベルの
出力状態が維持される。この後分周段Ｆ９〜Ｆ，，のＱ
出力が全て“Ｌ”レベルとなると、このとき“Ｈ”レベ
ルにあるラツチ１５の出力及び第１７分周段Ｆ，７のＱ
出力はィンバータで反転されて入力されるためノアゲー
トＮＧ，の出力は“Ｈ”レベルとなり、２段のシフトレ
ジスタＳＲ３により構成されたパルス発生回路１７から
リセット信号が出力され、このリセット信号はオアゲー
ト００５、アンドゲートＡＧ２、オアゲートＯＧ４を介
して第９〜第１７分周段Ｆ９〜Ｆ・７に与えられてこれ
らをリセツトするとともに、ラツチ１５をリセツトして
その出力を“Ｌ”レベルとし、トランスフアゲートＴ○
，〜ＴＧ８が第９〜第１１分周段Ｆ９〜Ｆ，．のＱ出力
に対してのみ応動するようにする。かくして第９〜第１
７分周段Ｆ９〜Ｆ，７は再び最初から分周動作を行なう
ことになり、これら第９〜第１７分周段Ｆ９〜Ｆ，７の
Ｑ側のバィナリ出力により各トランスフアゲートＴＧ，
〜ＴＧ８がオン，オフ制御され、この抵抗減衰回路３の
作用により出力端９に生じる音声周波の時打音信号は漸
時減衰した信号となる。この後第９〜第１６分周段Ｆ９
〜Ｆ，６のＱ出力が全て“Ｌ”レベルとなり、トランス
フアゲ−トＴＧ，〜ＴＧ８が全て閉じられた状態になる
と、時打周期回路１８のノアゲートＮＧ２出力が“Ｈ”
レベルとなり、４段のシフトレジスタＳＲ４よりなる遅
延パルス発生回路１９にこの“Ｈ”レベル信号が入力す
る。従って分周回路２の第２分周段Ｆ２より得られる信
号Ｔ２をクロックとしてシフト動作する遅延パルス発生
回路１９はまずノアゲートＮＧ３から１打点終了検知信
号を出力してこれを数取回路５に入力するとともにオア
ゲートＯＧ６を介しラッチ１５のセット側に入力し、予
めその時刻に打点すべき時打の数が記憶されている数取
回路５において１打点終了検知信号を入力して前記記憶
されている時打の数を１個減算し、同時にラッチ１５の
セット側に１打点終了検知信号を入力することによりラ
ツチ１５をセットするものであり、この一瞬後にはノア
ゲートＮＧ４よりリセット信号が出力され、オアゲート
ＯＧ５からアンドゲ−トＡＧ２、オアゲートＯＧ４を介
して第９〜第１７分周段Ｆ９〜Ｆ，７にリセット信号が
与えられる。ここで上述のオアゲートＯＧ４，ＯＧ５や
アンドゲートＡＧ２の他、ラッチ２０、オアゲートＯＧ
７を具備して構成されるリセット制御回路２１は分周回
路２の第９〜第１７分周段Ｆ９〜Ｆ，７のリセットを制
御する回絡であって、電源投入時における初期状態設定
回路１６の出力ＳがオアゲートＯＣ７を介してうツチ２
０をセットすることにより、このラツチ２０の出力は“
Ｈ”レベルにあるため、アンドゲートＡＧ２はオアゲー
トＯＧ５の出力をそのままオアゲートＯＣ４に伝達し、
前述のような各タイミングに第９〜第１７分周段Ｆ９〜
Ｆ．７のリセットを行なうものであるが、入力端６に数
取回路５から最終打点報知信号が入力されると、これに
より信号Ｔ，をクロックとするパルス発生回路２２が動
作し、このパルス発生回路２２の出力によりラッチ２０
がリセットされ、アンドゲートＡＧ２を介して第９〜第
１７分周段Ｆ９〜Ｆ，７のＩＪセット動作が停止され、
数取回路５から時打動作完了信号が出力されたときこの
時打動作完了信号がオアゲートＯＧを介してラツチ２０
をセットし、再びアンドゲートＡＧ２を開いてオアゲー
トＯＧ５側を介したりセット動作を可能にする。しかし
て時打周期回路１８から１打点終了検知信号が出力され
ラッチ１５がセットされるとともに、同じく時打周期回
路１８から出力されたりセットパルスにより第９〜第１
７分周段がリセットされた時点‘こおいて前述と同様の
打点動作が開始され、これが数取回路５に設定記憶され
た打点数の打点動作が完了するまで繰返されるものであ
るが、いま全時打動作完了１つ前の１打点終了検知信号
が数取回路５に入力したとすると、即ちこの時刻におい
てｎ個の時打を行なう場合にｎ−１個目の１打点終了検
知信号が数取回路５に入力したとすると、この数取回路
５は最終打点報知信号を発生し、入力端６の信号レベル
を“Ｈ”とする。この入力端６の信号レベルが“Ｈ”と
なると、まず分周段数切換回路４が動作して入力端６が
“Ｈ”レベルにある間分周回路２に第８分周段Ｆ８を挿
入し、第９〜第１７分周段Ｆ９〜Ｆ，７の分周動作周期
を２倍に引き延ばし、同時に入力端６からパルス発生回
路２２を介して１パルスをリセット制御回路２１のラツ
チ２０のリセット端子に入力し、このラツチ２０をリセ
ツトすることによりアンドゲートＡＧ２を遮断し、オア
ゲートＯＧ５からァンドゲートＡＧ２を介した回路によ
る第９〜第１７分周段Ｆ９〜Ｆ，７のリセット動作を遮
断する。ところがこのリセット制御回路２１がアンドゲ
ートＡＧ２を遮断するのは、時打周期回路１８がノアゲ
ートＮＧ３から１打点終了検知信号を出力して後でノア
ゲートＮＧ４からリセット信号が出力される前に行なわ
れるため、時打周期回路１８のノアゲートＮＧ４からリ
セット信号が出力された時点においてアンドゲートＡＣ
２が遮断されており、従ってこのリセット信号によって
は第９〜第１７分周段Ｆ９〜Ｆ，７がリセットされず、
第９〜第１８分周段Ｆ９〜Ｆ，６のＱ出力が全て“Ｌ”
になった後においても第９〜第１７分周段Ｆ９〜Ｆ，７
は前記２倍に引き延ばされた周期により分欄動作を持続
することになる。次に第１７分周段Ｆ，？のＱ出力が“
Ｈ”となりＱ出力が“Ｌ”となると、抵抗減衰回路３に
直列に挿入されたトランスフアゲートＴＯ９が遮断とな
り、出力端９に対する時打青信号の供給を完全に遮断し
、時打音の立上り発生を停止する。かくて第１７分周段
Ｆ，７のＱ出力が“Ｌ”でかつ第９〜第１１分周段Ｆ９
〜Ｆ，．のＱ出力が全て“Ｌ”となった時点において、
操返間隔引延回路２３のノアゲートＮＧ５の出力が“Ｈ
”となり、この“Ｈ”信号が４段のシフトレジスタＳＲ
５により構成された遅延パレス発生回路２４に入力され
る。遅延パルス発生回路２４においては、上記“Ｈ”信
号が最初のクロックＴ２により読み込まれた時点におい
てノアゲートＮＧ６より“Ｈ”信号を出力し、リセット
制御回路２１のラツチ２０をセットしてアンドゲートＡ
Ｃ２を開き、再びオアゲートＯＧ５からアンドゲートＡ
Ｇ２、オアゲートＯＧ４の経路による第９〜第１７分周
段Ｆ９〜Ｆ，７のリセットを可能にし、さらに２個のク
ロックＴ２が入力した時点において今度はノアゲ−トＮ
Ｇ７からリセットパルスを出力し、上述のオアゲートＯ
Ｇ５からアンドゲートＡＧ２、オアゲートＯＧ４の経路
により第９〜第１７分周段Ｆ９〜Ｆ，７が全てリセット
され、全てのトランスフアゲートＴＧ，〜ＴＧ９を開い
て全出力による時打音の発生を開始する。ところがこの
時点においてはラッチ１５がセット状態にあり〔最大音
持続回路１４は繰返間隔引延回路２３が動作中は動作し
ない〕かつ上述のように第９〜第１７分周段Ｆ９〜Ｆ，
７がリセットされるため、前述と同様に第９〜第１１分
周段Ｆ９〜Ｆ，．のＱ出力が全て“Ｌ”になるまでの最
大音の持続発生と、再び第９〜第１７分周段Ｆ９〜Ｆ，
７をリセットした後における第９〜第１６分周段Ｆ９〜
Ｆ，６のＱ出力が全て“Ｌ”になるまでの漸騰減衰音の
発生とを行なうものであるが、このとき第８分周段Ｆ８
が分周回路２に挿入されているため、これらは２倍の時
間長さにより行なわれる。この後第９〜第１８分周段Ｆ
９〜Ｆ，６のＱ出力が全て“Ｌ”となると、前述と同様
に時打周期回路１８が動作し、まずノアゲートＮＧ３か
ら１打点晩冬了検知信号が出力してラッチ１５をセット
するとともに数取回路５にこの１打点終了検知信号を入
力し、数取回路５はこの１打点の終了により全ての時打
動作が完了したことを検知判別して時打動作完了信号を
出力する。かくてこの時打動作完了信号は正時信号発生
回路１０に入力し、この正時信号発生回路１０のフリッ
プフロップ１３をリセットし、このフリツプフロツプ１
３の出力にてアンドゲートＡＧ，を閉じることによりミ
キシング回路８出力の抵抗減衰回路３への入力を遮断し
、時打による発音を停止する。この後時打周期回路１８
からリセットパルスが出力され、第９〜第１７分周段Ｆ
９〜Ｆ，７が全てリセットされることになり、これによ
り全ての時打動作を完了する。第２図は上述の実施例回
路において、出力端９に得られる時打青信号の波形図を
示すものであって、図示では時刻が５時で５打点の時打
が行なわれる場合を示している。しかして図中第１個目
乃至４個目のａ波形の時打青信号が通常の時打音信号で
あり、第５個目のｂ波形が、操返間隔引延回路２３によ
り操返間隔が引延ばされかつ分周段数切換回路４により
第８分周段Ｆ８が分周回路２に挿入されて時間長が２倍
に延ばされた最終の時打青信号を示すものである。本発
明は上述のように発振器の出力を分周回路に入力し、こ
の分周回路の初段側の適宜分周段出力により時打青信号
を作成し、抵抗に夫々トランスファゲートを並列接続し
て構成した抵抗減衰回路を設け、上記分周回路の終段側
の通数個の各分閥段出力により抵抗減衰回路のトランス
フアゲートを夫々オン，オフ制御し、この抵抗減衰回路
を介して上記時打青信号を出力するようにしたものであ
るから、時打音の減衰波形を得るためのＣＲ時定数回路
を別に設ける必要がなくなるとともに時打音の打点繰返
し周期を得るための別の発振器を設ける必要がなく、１
個の比較的高い周波数で発振する発振器を設けるだけで
良いため、発振周波数の調整が不必要か又は極〈簡易な
１個所での調整を行なうだけで良くなる効果を有し、特
に減衰波形を得るためのＣＲ時定数回路や打点繰返し周
期を得るための超低周波の発振器等を設ける必要がない
ため、ＩＣ回路に対して外付けされる大容量のコンデン
サの必要がなくなり、従って全体回路をＩＣ化すること
が容易にできて組立が簡易化される効果を有するもので
あって、しかも上記トランスフアゲートの制御に使用さ
れない上記分周回路の１段乃至複数段の中間分周段を回
路中に挿入しあるいは側路する分周段数切換回路を形成
したので、分周段数切換回路に信号を入力するだけで、
抵抗減衰回路により形成される減衰波形の時間長を引き
延ばすことができ、また予めその時刻に時打すべき時打
数を記憶設定するとともに１打点の時打終了毎にこの１
打点終了検知信号を入力して最終時打の打点前に最終打
点報知信号を、最終時打の打点完了後に時打動作完了信
号を夫々出力する数取回路を設け、この数取回路から分
周段数切換回路に最終打点報知信号が入力したとき分周
回路の中間部に中間分周段を挿入するよう分周段数切換
回路を切換動作させるものであるから、通常の時打音と
最終時打時の時打音とをその減衰時間の長さから適確に
判別することができ、最終時打音を他の時打音と適確に
判別することができるため時打音の打点数を教えること
により時刻を確認することが、容易に誤りなく行なうこ
とができる効果を有するものである。

【図面の簡単な説明】

第１図は本発明一実施例の回路ブロック図、第２図は同
上の出力波形の波形図であり、１は発振器、２は分周回
路、３は抵抗減衰回路、４は分周段数切換回路、５は数
取回路で、Ｒ，，Ｒ２…は抵抗、ＴＣ，，ＴＧ２・・・
はトランスフアゲートである。第２図第１図

Claims

【特許請求の範囲】

１発振器の出力を分周回路に入力し、この分周回路の
初段側の適宜分周段出力により時打音信号を作成し、抵
抗に夫々トランスフアゲートを並列接続して構成した抵
抗減衰回路を設け、上記分周回路の終段側の適数個の各
分周段出力により抵抗減衰回路のトランスフアゲートを
夫々オン、オフ制御し、この抵抗減衰回路を介して上記
時打音信号を出力するようにした時打装置において、上
記トランスフアゲートの制御に使用されない上記分周回
路の１段乃至複数段の中間分周段を回路中に挿入しある
いは側路する分周段数切換回路を形成し、予めその時刻
に時打すべき時打数を記憶設定するとともに１打点の時
打終了毎にこの１打点終了検知信号を入力して最終時打
の打点前に最終打点報知信号を、最終打点の打点完了後
に時打動作完了信号を夫々出力する数取回路を設け、こ
の数取回路からの分周段数切換回路に最終打点報知信号
が入力したとき分周回路の中間部に中間分周段を挿入す
るよう分周段数切換回路を切換動作させて成ることを特
徴とする時打装置。