JPS6039960A - デイジタル変調回路 - Google Patents
デイジタル変調回路Info
- Publication number
- JPS6039960A JPS6039960A JP14905683A JP14905683A JPS6039960A JP S6039960 A JPS6039960 A JP S6039960A JP 14905683 A JP14905683 A JP 14905683A JP 14905683 A JP14905683 A JP 14905683A JP S6039960 A JPS6039960 A JP S6039960A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- transmission data
- circuit
- waveform
- magnitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/12—Modulator circuits; Transmitter circuits
- H04L27/122—Modulator circuits; Transmitter circuits using digital generation of carrier signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
- H04L27/2092—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner with digital generation of the modulated carrier (does not include the modulation of a digitally generated carrier)
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はディジタル送信データの入力速度の異なシに十
分対処可能な間易な構成のディジタル変調回路に関する
。
分対処可能な間易な構成のディジタル変調回路に関する
。
伝送系に非線形な増幅器等を含す通信系、例えば移動通
信や衛星通信系では、その変調波の包絡線を一定に保ち
、且つそのスペクト２ムが狭帯域となる定包絡肱狭帯域
通信方式が用いられる。この種の通信方式の代表的なも
のとして、従来よＦ） ＴＦＭ（Ｔａｍｅｄ Ｆｒｅｑ
ｕｅｎｃｙ Ｍｏｄｕｌａｔｉｏｎ ）やＧＭＳＫ （
Ｇａｕｓｉａｎ Ｆｉ １ｔｅｒｅｄ Ｍｉｎｉｍｕｍ
５ｈｉｆ ｔＫｅｙｉｎｇ ）等が知られている。
信や衛星通信系では、その変調波の包絡線を一定に保ち
、且つそのスペクト２ムが狭帯域となる定包絡肱狭帯域
通信方式が用いられる。この種の通信方式の代表的なも
のとして、従来よＦ） ＴＦＭ（Ｔａｍｅｄ Ｆｒｅｑ
ｕｅｎｃｙ Ｍｏｄｕｌａｔｉｏｎ ）やＧＭＳＫ （
Ｇａｕｓｉａｎ Ｆｉ １ｔｅｒｅｄ Ｍｉｎｉｍｕｍ
５ｈｉｆ ｔＫｅｙｉｎｇ ）等が知られている。
第１図はこのような通信方式で用いられるディジタル変
調回路の概略構成を示すもので、概略的にはディノタル
周波数変換回路ｌ、累積加算回路２、正弦・余弦変換回
路３によって構成される。上記ディノクル周波数変換回
路１は、入力されたディジタル送信データを、所定の動
作クロック周波数の下でそのデータに対応したディジタ
ル周波数波形に変換するものである。
調回路の概略構成を示すもので、概略的にはディノタル
周波数変換回路ｌ、累積加算回路２、正弦・余弦変換回
路３によって構成される。上記ディノクル周波数変換回
路１は、入力されたディジタル送信データを、所定の動
作クロック周波数の下でそのデータに対応したディジタ
ル周波数波形に変換するものである。
累積加算回路２は、前記所定の動作クロックに従って上
記ディジタル周波数波形を累積加算、つまシ積分して前
記データに対応するディノタル位相波形を生成している
。正弦・余弦変換回路３では、上記ディジタル位相波形
の位相を正弦・余弦変換することによって、互いに直交
したアナログ変調信号を得ている。
記ディジタル周波数波形を累積加算、つまシ積分して前
記データに対応するディノタル位相波形を生成している
。正弦・余弦変換回路３では、上記ディジタル位相波形
の位相を正弦・余弦変換することによって、互いに直交
したアナログ変調信号を得ている。
ところで、このようなディジタル変調回路を用いて変調
される送信データの入力速度、即ちビットレートは、変
調信号ス被りトルの広が９や、アナログ信号をディジタ
ル符号化する際の符号化品質、出９訂正符号の符号化率
等を定める重−９７１ｚ基本パラメータとなる。この為
、各種システムの仕様に応じて前記ビットＬ／−１カ’
ｌ：れぞれ各別に定められることが多い。この為、この
種のディジクル変調回路にあっても、上記送信データの
ビットレートの変化に対して柔軟に対処し得ることが望
まれる。
される送信データの入力速度、即ちビットレートは、変
調信号ス被りトルの広が９や、アナログ信号をディジタ
ル符号化する際の符号化品質、出９訂正符号の符号化率
等を定める重−９７１ｚ基本パラメータとなる。この為
、各種システムの仕様に応じて前記ビットＬ／−１カ’
ｌ：れぞれ各別に定められることが多い。この為、この
種のディジクル変調回路にあっても、上記送信データの
ビットレートの変化に対して柔軟に対処し得ることが望
まれる。
このような要求に対して、送信データの入力速度が１／
′Ｎ（Ｎ ：整数）に変化したとき、これに応じて前記
各回路１，２．３の動作クロック（サンプリング周波数
のビットレート）全全て１／Ｈに設定することが考えら
れていＡ〜然し乍ら、このようにして動作クロックの周
波数を変えた場介、前記正弦・余弦変換回路３で用いら
れるサンプリング高調波除去用のアナログ低域通過フィ
ルタ（ＬＰＦ ）に要求されるフィルタ特性が変わるの
で、そのビットレートに応じて異なる遮断周波数特性を
備えたＬＰＦを多数準備することが必要となった。また
このことは、この種のディジタル変調回路を集積回路化
する上で大きな妨げとなった。この為、送信データのビ
ットレートの異な９（変化）に十分対処できないと云う
不具合があった。
′Ｎ（Ｎ ：整数）に変化したとき、これに応じて前記
各回路１，２．３の動作クロック（サンプリング周波数
のビットレート）全全て１／Ｈに設定することが考えら
れていＡ〜然し乍ら、このようにして動作クロックの周
波数を変えた場介、前記正弦・余弦変換回路３で用いら
れるサンプリング高調波除去用のアナログ低域通過フィ
ルタ（ＬＰＦ ）に要求されるフィルタ特性が変わるの
で、そのビットレートに応じて異なる遮断周波数特性を
備えたＬＰＦを多数準備することが必要となった。また
このことは、この種のディジタル変調回路を集積回路化
する上で大きな妨げとなった。この為、送信データのビ
ットレートの異な９（変化）に十分対処できないと云う
不具合があった。
本発明はこのような事情を考慮してなされたもので、そ
の目的とするところは、ディジタル送信データの入力速
度の変化に十分対処して上記送信データを効果的に変調
することのできる簡易で集積回路化の容易なディジクル
変調回路を提供することにある。
の目的とするところは、ディジタル送信データの入力速
度の変化に十分対処して上記送信データを効果的に変調
することのできる簡易で集積回路化の容易なディジクル
変調回路を提供することにある。
本発明は、ディジタル送信データに応じて生成されるデ
ィジタル周波数波形の大きさを、上記ディジタル送信デ
ータの入力速度の１／Ｈの変化に対応して１／／Ｎに設
定するレベル設定回路を設け、この大きさの調整された
ディソタル周波数波形′ｆ：積分して位相波形を生成し
たのち、これを正弦・余弦変換して変説信号を得るよう
にしたものである。即ち、ディジタル送信データの入力
速度に応じてディジタル周波数波形の大きさを制御し／
このち、ディジタル変調処理を行うようにしたものであ
る。
ィジタル周波数波形の大きさを、上記ディジタル送信デ
ータの入力速度の１／Ｈの変化に対応して１／／Ｎに設
定するレベル設定回路を設け、この大きさの調整された
ディソタル周波数波形′ｆ：積分して位相波形を生成し
たのち、これを正弦・余弦変換して変説信号を得るよう
にしたものである。即ち、ディジタル送信データの入力
速度に応じてディジタル周波数波形の大きさを制御し／
このち、ディジタル変調処理を行うようにしたものであ
る。
かくして本発明によれば、ディジタル送信データの入力
速度に応じてそのディジタル位相波形の大きさが可変さ
れるので、ディジタル変調処理の動作クロックを変える
ことなしにその変調を行うことが可能となる。従って、
上記送信データの入力速度に応じて遮断周波数特性を異
にするＬＰＦを準備する必要がなくなる。そして、回路
の仕様を変えることなしに前記ディジタル送信データの
入力速反の変化に十分対処することか可能となる。しか
も回路構成が簡単であシ、第１図に示される回路の基本
構成をそのまま活かすことが可能であるから、その集積
回路化も容易である等、実用的利点が極めて＋’ｊｒｓ
い・〔発明の実施例〕 以下、図面を参照して本発明の一実施例につき説明する
。
速度に応じてそのディジタル位相波形の大きさが可変さ
れるので、ディジタル変調処理の動作クロックを変える
ことなしにその変調を行うことが可能となる。従って、
上記送信データの入力速度に応じて遮断周波数特性を異
にするＬＰＦを準備する必要がなくなる。そして、回路
の仕様を変えることなしに前記ディジタル送信データの
入力速反の変化に十分対処することか可能となる。しか
も回路構成が簡単であシ、第１図に示される回路の基本
構成をそのまま活かすことが可能であるから、その集積
回路化も容易である等、実用的利点が極めて＋’ｊｒｓ
い・〔発明の実施例〕 以下、図面を参照して本発明の一実施例につき説明する
。
第２図は実施例回路の概略構ノ戊図である。ディジクル
周波数波形変侠回路ｌは、入力されたディジタル送信デ
ータを一時記憶するデータレジスタ１ａと、送信データ
に応じた周波数波形をディジタル的に記憶している波形
メモＩ） １ ｂと、この波形メモＩＪ １ ｂからの
上記周波数波形の選択的な読出しｆｒ、制御するカウン
タｌｃによって構成される。上記周波数波形は、送１ｉ
４データに対応した波形ヶ所定の間尚でサンプリングし
た信号系列として衣わａれるもので、前６己レノスタ１
ａに格納きれたデータに従って選択的に、且つ所定のサ
ンプリング速度で読出される。
周波数波形変侠回路ｌは、入力されたディジタル送信デ
ータを一時記憶するデータレジスタ１ａと、送信データ
に応じた周波数波形をディジタル的に記憶している波形
メモＩ） １ ｂと、この波形メモＩＪ １ ｂからの
上記周波数波形の選択的な読出しｆｒ、制御するカウン
タｌｃによって構成される。上記周波数波形は、送１ｉ
４データに対応した波形ヶ所定の間尚でサンプリングし
た信号系列として衣わａれるもので、前６己レノスタ１
ａに格納きれたデータに従って選択的に、且つ所定のサ
ンプリング速度で読出される。
しかして、この波形メモＩ）ｌｂから読出された周波数
波形は、例えばディジタル・マルチプライヤやビ、トシ
フトレノスタ等からなるレベル設定回路４を介して、前
記ディジタル送信データの人力速度の１／Ｎの変化に対
応して、その大きさが１／Ｎに調整されたのち累４λ加
算回路２に与えられる。この累積加募回ｉｌ！ｉ８２は
周知のように刃口算器２ａと累積レジスフ２ｂとによっ
て構成され、前記所定のサンプリング速度で動作１−る
。これにより累積レジスタ１１１の出力に、その積分波
形であるディジタル位不目波形が得られることになる。
波形は、例えばディジタル・マルチプライヤやビ、トシ
フトレノスタ等からなるレベル設定回路４を介して、前
記ディジタル送信データの人力速度の１／Ｎの変化に対
応して、その大きさが１／Ｎに調整されたのち累４λ加
算回路２に与えられる。この累積加募回ｉｌ！ｉ８２は
周知のように刃口算器２ａと累積レジスフ２ｂとによっ
て構成され、前記所定のサンプリング速度で動作１−る
。これにより累積レジスタ１１１の出力に、その積分波
形であるディジタル位不目波形が得られることになる。
正弦・余弦変換回路３は、正弦・余弦メモリ、９ ａ
、 Ｄ／Ａ変換器３ ｂ、 ＬＰＦ ３ ｃによって構
成される。上記正弦・余弦メモＩＪ ３ ａは、前６己
位相波形の各サンプリング時点における位相に対応した
正弦変換信号および余弦変換回路を変調信号としてディ
ノタル的に発生するものであシ、これらの信号はＤ／Ａ
変換器３ｂを弁してアナログ信号に変換されたのち、サ
ンプリング高調波除去用のＬＰＦ ３ ｃ ｆ介して出
力される。かくしてここに、変調波の包＝Ｗが一定の、
互いに直焚した変調信号が得られることになる。
、 Ｄ／Ａ変換器３ ｂ、 ＬＰＦ ３ ｃによって構
成される。上記正弦・余弦メモＩＪ ３ ａは、前６己
位相波形の各サンプリング時点における位相に対応した
正弦変換信号および余弦変換回路を変調信号としてディ
ノタル的に発生するものであシ、これらの信号はＤ／Ａ
変換器３ｂを弁してアナログ信号に変換されたのち、サ
ンプリング高調波除去用のＬＰＦ ３ ｃ ｆ介して出
力される。かくしてここに、変調波の包＝Ｗが一定の、
互いに直焚した変調信号が得られることになる。
かくして今、このように構成いれた変調回路において、
第３図＜−＞に示すように周期Ｔなるディジタル送信デ
ータが入力されたとき、波形メモリｌｂからは同図（ｂ
）に示すｘ＋１＠周波数波形が出力される。この波形が
積分処理されて第３図（Ｃ）に示す如きディジタル位相
波形がめられ、その位相に応じた変調波形がめられるこ
とになる。
第３図＜−＞に示すように周期Ｔなるディジタル送信デ
ータが入力されたとき、波形メモリｌｂからは同図（ｂ
）に示すｘ＋１＠周波数波形が出力される。この波形が
積分処理されて第３図（Ｃ）に示す如きディジタル位相
波形がめられ、その位相に応じた変調波形がめられるこ
とになる。
これに対して今、前記ディジタル送信データの入力速度
が第３図（ｄ）に示すように１／２に変化したとき、そ
のビットレートは２Ｔとなる。この場合、波形メモリ１
ｂから読出されるディノタル周波敬波形の周期も第３図
（ｅ）中破線で示すように２倍になる。このような周波
数波形に対して、レベル設定回路４では、その大きざを
１７２に設定するべく、例えば１ビツトのシフト処理を
行い、これを前記一定のサンプリング周波数の下で出力
する。この結果、ディソタル周波数波形は、その大きざ
が１７２に縮小され、且つ時間的に２倍に拡大されたも
のとなる。このような周波数波形を入力して、累積レジ
スタ２ｂは第３図（ｆ）に示す如き積分波形を得ること
になる。即ち、時間的に２倍に拡大された信号で、且つ
その大きさが１／２に設定された信号を２回ずつ繰返し
乍ら積分動作する。この結果、送信データの入力速反に
拘らず、そのビットレート当シの位相回転量が一定とな
勺、ここに送信データに対応した変調信号を得ることが
可能となる。
が第３図（ｄ）に示すように１／２に変化したとき、そ
のビットレートは２Ｔとなる。この場合、波形メモリ１
ｂから読出されるディノタル周波敬波形の周期も第３図
（ｅ）中破線で示すように２倍になる。このような周波
数波形に対して、レベル設定回路４では、その大きざを
１７２に設定するべく、例えば１ビツトのシフト処理を
行い、これを前記一定のサンプリング周波数の下で出力
する。この結果、ディソタル周波数波形は、その大きざ
が１７２に縮小され、且つ時間的に２倍に拡大されたも
のとなる。このような周波数波形を入力して、累積レジ
スタ２ｂは第３図（ｆ）に示す如き積分波形を得ること
になる。即ち、時間的に２倍に拡大された信号で、且つ
その大きさが１／２に設定された信号を２回ずつ繰返し
乍ら積分動作する。この結果、送信データの入力速反に
拘らず、そのビットレート当シの位相回転量が一定とな
勺、ここに送信データに対応した変調信号を得ることが
可能となる。
またここで着目すべきところは、正弦・余弦変換回路３
の動作速度が、ディジタル送信データの入力速度に依ら
ず一定であると云う点である。このことは、Ｄ／Ａ変換
器３ｂは、そのサンプリング速度を一定に保：）たまま
動作し、またＬＰＦ ３ ｃの遮断周波数特注を変更す
る必要がないことを意味する〇 従って、上述した構成の変調回路によれば、その基本的
な構成、動作特性を何ら変更することなしに、入力速度
の異なるディジタル送信データに対処することができる
。故に、これ全集積回路化することも容易であり、実用
上多大なる効果が奏せられる。
の動作速度が、ディジタル送信データの入力速度に依ら
ず一定であると云う点である。このことは、Ｄ／Ａ変換
器３ｂは、そのサンプリング速度を一定に保：）たまま
動作し、またＬＰＦ ３ ｃの遮断周波数特注を変更す
る必要がないことを意味する〇 従って、上述した構成の変調回路によれば、その基本的
な構成、動作特性を何ら変更することなしに、入力速度
の異なるディジタル送信データに対処することができる
。故に、これ全集積回路化することも容易であり、実用
上多大なる効果が奏せられる。
尚、本発明は上記実施例に限定されるものではない。例
えば周波数波形の生成方式、位相波形の生成方式および
正弦・余弦変換方式は、いずれも他の周知の方式全採用
できる。またこれらのサンプリング周波数や、送信デー
タの基本ビットレートは仕様に応じて定めれはよいもの
である。またレベル設定回路自体も、ビットシフト回路
のみならず、一般的にはディジタルマルチプライヤを用
いて構成することができ、その乗算値は、入力される送
信データのビットレートの変化に応じて与えるようにす
れはよい。
えば周波数波形の生成方式、位相波形の生成方式および
正弦・余弦変換方式は、いずれも他の周知の方式全採用
できる。またこれらのサンプリング周波数や、送信デー
タの基本ビットレートは仕様に応じて定めれはよいもの
である。またレベル設定回路自体も、ビットシフト回路
のみならず、一般的にはディジタルマルチプライヤを用
いて構成することができ、その乗算値は、入力される送
信データのビットレートの変化に応じて与えるようにす
れはよい。
要するに本発明はその要旨を逸脱しない柁囲で種々変形
して実施することができる。
して実施することができる。
第１図はディジタル変調回路の基本構成図、第２図は本
発明の一実施例に係るディソタル変副回路の概略構成図
、第３図（ａ）〜（ｆ）は実施例回路の動作どその作用
を説明する為の信号波形図である。 ｌ・・・ディソクル周波数波形変換回路、２・・・累積
加算回路、３・・・正弦・余弦変換回路、４・・・レベ
ル設定回路。 出＋ｈｉｃｉ人代理人 弁理士 釣 江 武 彦第１図 第２Ｎ 第３図
発明の一実施例に係るディソタル変副回路の概略構成図
、第３図（ａ）〜（ｆ）は実施例回路の動作どその作用
を説明する為の信号波形図である。 ｌ・・・ディソクル周波数波形変換回路、２・・・累積
加算回路、３・・・正弦・余弦変換回路、４・・・レベ
ル設定回路。 出＋ｈｉｃｉ人代理人 弁理士 釣 江 武 彦第１図 第２Ｎ 第３図
Claims (1)
- ディジタル送信データに対応したディジタル周波数波形
を生成する手段と、前記ディジタル送信データの入力速
度が１／Ｎ （Ｎ 二整数）に変化したとき前記ディジ
タル周波数波形の大きさを１７Ｈに可変設定する手段と
、この大きさが調整されたディジタル周波数波形を積分
してディジタル位相波形を生成する手段と、このディジ
タル位相波形の位相を正弦・余弦変換して変調信号を生
成する手段とを具備したことを特徴とするディジタル変
調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14905683A JPS6039960A (ja) | 1983-08-15 | 1983-08-15 | デイジタル変調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14905683A JPS6039960A (ja) | 1983-08-15 | 1983-08-15 | デイジタル変調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6039960A true JPS6039960A (ja) | 1985-03-02 |
Family
ID=15466697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14905683A Pending JPS6039960A (ja) | 1983-08-15 | 1983-08-15 | デイジタル変調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6039960A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6270271U (ja) * | 1985-10-18 | 1987-05-02 | ||
| JPH0514425A (ja) * | 1991-06-28 | 1993-01-22 | Kenwood Corp | Ｍｓｋ変調器 |
-
1983
- 1983-08-15 JP JP14905683A patent/JPS6039960A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6270271U (ja) * | 1985-10-18 | 1987-05-02 | ||
| JPH0514425A (ja) * | 1991-06-28 | 1993-01-22 | Kenwood Corp | Ｍｓｋ変調器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3169714B2 (ja) | ディジタル無線変調器 | |
| KR100446540B1 (ko) | 데이터 통신용 송신기 | |
| US6944250B2 (en) | Variable rate modulator | |
| JPH05236033A (ja) | デジタルデータの直列ビットに応答して変調基底帯域アナログ信号を発生するためのシステム | |
| EP0492578A2 (en) | Digital filter | |
| JPS6039960A (ja) | デイジタル変調回路 | |
| US5942955A (en) | Quasi-GMSK modulator | |
| US5471534A (en) | Devices, systems and methods for composite signal decoding employing interpolation filter | |
| JPH04502540A (ja) | 非整数ビット間隔に対処するデジタルｇｍｓｋ変調器 | |
| US5077757A (en) | System for synthesizing a modulated signal | |
| US5838208A (en) | Modulation of transmission data signal in sychronous with transmission clock signal | |
| JPH09149086A (ja) | デジタルｆｍ系変調回路 | |
| US20050157816A1 (en) | Circuit and method for binary modulation | |
| JP3842396B2 (ja) | デジタル変調装置 | |
| RU2176436C1 (ru) | Универсальный цифровой формирователь сигналов с непрерывной фазовой модуляцией | |
| KR950005149B1 (ko) | 지엠에스케이 디지탈 변조회로 | |
| JP2594543B2 (ja) | デイジタルチヤープ信号発生回路 | |
| JPS6387808A (ja) | チヤ−プ信号発生回路 | |
| JP3229991B2 (ja) | Ｐｓｋ変調装置 | |
| JPH06104943A (ja) | 四相位相変調装置 | |
| KR940004196B1 (ko) | Gmsk디지틀 변조장치 및 방법 | |
| JP3398989B2 (ja) | Ｐｓｋ変調装置 | |
| JPH07273554A (ja) | 周波数シンセサイザ装置 | |
| KR20010019954A (ko) | 통신 시스템에서의 디지털 변조기 | |
| JP3893197B2 (ja) | デジタル変調回路 |