JPS6040738B2 - スイツチング回路 - Google Patents

Description

【発明の詳細な説明】 本発明は耐アーク性よりＳＣＲ、トライアツク等の半導
体スイッチング素子（以下３端子サィリスタという）に
よる無接点で電路をしや断するスイッチング回路に関す
る。

この種３端子サィリスタを用いて電路をしや断するもの
は、該サィリスタの前後に動作時点の異なる接点を各々
配し、先に動作した薮点にて該サィリスタをトリガさせ
、続いて多少遅れて次の接点をオンさせており、オフ時
はその逆として耐アーク性能を考慮している。

そして、電流変化率を低くしノイズの低減を図っている
。その従来例として第１図に示すものがある。

これについて説明すると、１は入力側端子で、信号によ
って動作するりレー２を接続している。而してこのリレ
ー２は動作時点の異なる３つの接点２ａ，２ｂ，２ｃを
有する。３は交流電源、４は誘導性負荷、５は３端子サ
ィリスタで、前記電源３及び負荷４と出力側端子６を介
して端子Ｔ１，ＴＯが接続されている。

而してこの３端子サィリスタ５のゲート端子Ｇに前記リ
レー２の最初の段に動作する上段接点２ａが接続され、
この穣点２ａがオンすればゲート端子Ｇはトリガされ、
両端子Ｔ１，ＴＯ‘こ電圧が印加され、サィリスタ５は
オンされる、このオン状態は一定電流以下になるまで維
持される。７はゼロクロスで、上段接点２ａに接続され
電流波形の零近僕でオン、オフする。

この上段接点２ａがオンした後半サイクル以上の遅れ時
間をもって中段接点２ｂがオンされるよう抵抗８と共に
並列接続されている。この抵抗８はサィリスタ５への正
常なトリガと、接点２ｂの開閉アークの眼流と、更にサ
ィリスタ５がオンした後はこ）を流れるためのものであ
る。更に最終段でオンする後段接点２ｃはサィリスタ５
と並列となっている。オフに際しては接点２ａ，２ｂ，
２ｃは逆動作順序となる。次に本発明スイッチング回路
の動作を第２図と共に説明すると、入力側端子１に入力
信号が入るとＩＪレー２が動作する。

このリレー２の動作によて上段接点２ａが入る。而して
ゼロクロス６により第２図の負荷電流の如く零近傍より
サィＩＪスタ５はトリガされ電流が流れる。この上段接
点２ａに半サイクル以上遅れて中段接点２ｂがオンし、
上段接点２ａのゼロクロス６と関係なく電源３一負荷４
一抵抗８一中段接点２ｂ−ゲート端子Ｇとサィリスタ５
は常に付勢されるのである。最終の後段接点２ｃは更に
遅れてオンされる。従って突入電流のア÷クはこの後段
接点２ｃでは発生しないのである。従って電源３一負荷
４−後段一点２ｃと回路が出釆、負荷は運転される。続
いて負荷４を断つ場合は入力信号の消滅によってリレー
２が復帰し、後段接点２ｃを先ずオフにする。

この場合、サィリスタ５の並列回路によってァークは飛
ばないのである。この後中段接点２ｂがオフとなりこの
接点２ｂとサィリス夕５との関係は解放されるが、ゼロ
クロス６と上段接点２ａとでサィリスタ５は未だトリガ
拘束下にある。後、このゼロクロス６の零近僕動作でオ
フとなりサィリスタ５もオフとなって負荷４を断つ。尚
、第２図は電源、入力信号、各接点２ａ，２ｂ，２ｃ、
ゼロクロス６の動作時間を示す。この中段接点２ｂはゼ
ロクロス６の隣点と後段接点２ｃとの動作時点とが重な
ることによって接点２ｃにて直接回路しや断することを
防止するものである。このようにして電流変化率を低く
し、ノイズの低減を図ることができるが、時間差を有す
る接点を少なくとも３個以上必要とするため、リレー接
点の調整が難しいという欠点があった。

又、誤動作を生ずる可能性もあった。そこで、本発明は
このような従来の欠点を除去した新規なスイッチング回
路を提供することを目的とする。以下、第３図以降をも
つて本発明の一実施例を説明するが、第１図の従釆回路
も同一部分は同一符号を付しその説明を省略する。

９は発光ダイオードで前記リレー２と直列に接続されて
いる。

１０‘ま発光ダイオード９の照射光に応動して作動する
ゼロクロストリガ回路、１１は夫合発光ダイオード９、
リレー２と並列に接続されたダイオードであり発光ダイ
オード９の保護用である。

２ｘは前段接点でありリレー２への励磁開始から半サイ
クル以上遅れて作動する。

２ｙは後段接点で前段接点２×より若干遅れて閉成し開
成は早い。

次にこのような本発明の構成による動作を第４図と共に
説明すると、入力側端子１に入力信号が入ると発光ダイ
オード９が発光しゼロクロストリガ回路１０が応動し負
荷電流の零近傍でトリガパルスｉｐが発生しサィリスタ
５がトリガされオンとなる。

同時にリレー２も励磁されるが前段接点２ｘはトＩＪガ
時点よりも若干遅れてオンし以後サィリス５をトリガす
る。更に遅れて後段接点２ｙがオンする。そのため突入
電流のァークはこの後段接点２ｙでは発生せず電源３−
負荷４−接点２ｙと閉回路が形成され負荷は運転される
。その後、負荷４を断つ場合は入力信号の消滅によって
なされる。

これは発光ダイオード９が発光せず、リレー２も励磁さ
れないためまず後段接点２ｙがオフし次に前段接点２×
がオフする。そのためこれら接点２×，２ｙにはァーク
が発生せず、そのオフの後に負荷電流の零近傍でサィリ
スタ５がオフとなり負荷を断つ。尚、入力端子１に誤っ
て逆方向に入力信号が印放されたときはダイオード１１
の短絡によって発光ダイオード９の破損を防止できる。

即ち、上述した本発明によれば負荷電流を零近僕でオン
，オフ動作させる場合、リレーの接点は２個のみでよい
。

そしてサイリス夕をまずオンさせるゼロクロストリガ回
路は光結合されているため接点を必要とせず応動に全く
遅れがなくリレーと接点との間に遅延手段を用いなくて
も接点の動作に先立って作動し円滑な作動を行なうこと
ができる全体的に調整が容易で動作も確実なスイッチン
グ回路を提供できる。

【図面の簡単な説明】

第１図は従来のスイッチング回路の回路図、第２図はそ
の動作を示す波形図、第３図は本発明の一実施例を示す
回路図、第４図はその動作を示す波形図である。 １・・・・・・入力端子、２・・・・・・リレー、３・
・・・・・交流電源、４・・・・・・負荷、５・…・・
サィリスタ、９・・・・・・発光ダイオード、１０・・
・・・・ゼロクロストリガ回路、２ｘ…・・・前段穣点
、２ｙ・・・・・・後段接点。 そ’ＩＱナ２１幻 才２１幻 矛４銭

Claims (1)

【特許請求の範囲】
1. １ ３端子サイリスタと、交流電源に前記３端子サイリ
   スタと直列に接続された負荷と、入力信号より半サイク
   ル以上遅れてオン動作する前記３端子サイリスタのゲー
   ト端子に接続されたリレーの前段接点と、該リレーの前
   段接点の動作に先がけて前記３端子サイリスタを零近傍
   でオンさせる入力側と光結合されたゼロクロストリガ回
   路と、前記リレーの前段接点より更に遅れてオン動作し
   、且つ前記入力信号がオフとなつたとき前記リレーの前
   段接点より先にオフ動作する前記３端子サイリスタに並
   列に接続された前記リレーの後段接点とよりなるスイツ
   チング回路。