JPS6040968Y2 - テ−プレコ−ダの入力回路 - Google Patents

Description

【考案の詳細な説明】 本考案はプリアンプ装置と録音装置が分離され夫々の装
置にバッファアンプが内蔵されたテープレコーダの入力
回路の改良に関するものである。

従来のこの種のテープレコーダのプリアンプ装置と録音
装置の回路は第１図に示すように構成されており、図面
左方の２点鎖線で囲まれた部分はプリアンプ装置１の、
右方の２点鎖線で囲まれた部分は録音装置２の夫々ブロ
ックダイヤグラムを示す。

３はチューナ４、レコードプレーヤ５及び他の外部機器
６からの入力を選択する選択スイッチで、該選択スイッ
チ３の可動接片７は録音再生選択スイッチ（以下Ｒ−Ｐ
スイッチと称する）８の録音側端子１２に接続されると
共に、前記プリアンプ装置１の録音出力端子９にも接続
される。

前記Ｒ−Ｐスイッチ８の可動接片１０は可変抵抗器ＶＲ
１を介してプリアンプ１１の入力側に接続され、該プリ
アンプ１１の出力側は図示しないメインアンプに接続さ
れる。

また前記Ｒ−Ｐスイッチ８の再生側端子Ｐはバッファア
ンプ１２の出力側に接続され、該バッファアンプ１２の
入力側は抵抗器ＲＩＮ１を介してプリアンプ装置１の再
生入力端子１３に接続される。

１４はその入力側が抵抗器ＲＩＮ２を介して前記録音装
置２の入力端子１５に接続されたバッファアンプで、該
バッファアンプ１４の出力側は可変抵抗器ＶＲ２を介し
て録音アンプ１６の入力側に接続され、該録音アンプ１
６の出力側は図示しない録音再生ヘッドに接続されると
共に、前記録音装置２の出力端子１７に接続される。

なお、前記プリアンプ装置１の録音出力端子９と前記録
音装置２の入力端子１５、及び再生入力端子１３と出力
端子１７は夫々コネクタ等にて接続可能とされている。

斯る従来例に於ては、録音装置２のバッファアンプ１４
と入力端子１５との間に介在する抵抗器ＲＩＮ２の抵抗
値を小さくすることはできない。

けだし、もし録音装置２の入力インピーダンスが低けれ
ばバッファアンプ１４の入力電圧が下り、従って適正入
力にバイアス調整された該バッファアンプ１４よりの出
力電圧が歪み、また前記プリアンプ装置１に於る選択ス
イッチ３の可動接片７から出力される信号は伝線路１８
を通って全んど録音装置２側へ流出してしまい、プリア
ンプ１１への入力信号のレベルが低下するからである。

また、前記プリアンプ装置１のバッファアンプ１２と再
生入力端子１３との間に介在する抵抗器ＲＩＮ□の抵抗
値を小さくすれば、前述と同様の理由により該バッファ
アンプ１２よりの出力電圧が歪むと共に録音アンプ１６
からの録音レベルが低下することになり不都合が生じる
。

従って従来は前記抵抗器ＲＩＮ、及びＲＩＮ２の抵抗値
を高く（通常４７にΩ以上）していたが、該抵抗器ＲＩ
Ｎ１． ＲＩＮ２からは抵抗値の平方根に比例するレベ
ルの熱雑音が発生するので、該抵抗器ＲＩＮ１． ＲＩ
Ｎ２の抵抗値が大になればなる程雑音が増加することに
なる。

斯る問題を解決するためバッファアンプ１２．１４を第
２図に示すようにエミッタフォロア回路にて構成するこ
とが考えられる。

即ち入力端子１３．１５とＮＰＮ型トランジスタ１９の
ベースとの間に抵抗器ＲＩＮ３及びコンデンサＣ１を直
列接続すると共に、該ベースには電源（十Ｂ）用電路を
接続する。

また前記電源（十Ｂ）用電路は前記トランジスタ１９の
コレクタに接続されると共にコンデンサＣ８を介してア
ースされる。

更に前記トランジスタ１９のエミッタは次段へ接続され
ると共に抵抗Ｒ２を介してアースされる。

このように前記バッファアンプ１２．１４は所謂エミッ
タフォロア回路であり、動作時の入力インピーダンスは
高くなるので前記抵抗器ＲＩＮ１．ＲＩＮ２の抵抗値を
低くすることができ熱雑音による弊害を除去することが
できる。

しかしながら、斯る回路に於てもバッファアンプ１２又
は１４が動作していない場合、即ち前記電源（十Ｂ）が
Ｏである場合にはエミッタフォロア回路の入力インピー
ダンスは低くなるのが、バッファアンプ１２．１４と入
力端子１３．１５との間の抵抗器ＲＩＮ１．ＲＩ′Ｎ２
の抵抗値が低いものであるため、前述のようなプリアン
プ１１への入力信号又は録音アンプ１６からの録音レベ
ルの低下を引起す。

本考案は斯る従来例の難点を解決するもので、たとえ録
音装置２に電源が供給されず、即ちバッファアンプ１４
が動作していない状態であっても外部入力からの音を適
切なレベルで聴取でき、またプリアンプ装置１に電源が
供給されず、即ちバッファアンプ１２が動作していない
状態であっても外部入力からの音を適切なレベルで録音
できるようにしたものであり、一実施例につき第３図に
従い説明する。

第３図は本考案回路のブロックダイヤグラムを示す図で
、入力端子１３．１５とバッファアンプ１２．１６との
間にリレー２０．２１により開閉するスイッチＳＷ１．
ＳＷ２及び抵抗器ＲＩＮ４又はＲＩＮ５が直列接続され
る。

前記リレー２０．２１はバッファアンプ１２．１４の電
源（十Ｂ）のオン−オフにより作動するものであり、電
源（十Ｂ）がオンである場合にのみに前記スイッチＳＷ
１又はＳＷ２を閉成し、オフである場合には開放し不導
通状態にせしめるものである。

なお、他の構成部分は従来例と同一であるので説明は省
略する。

本考案によると、録音装置２に電源が供給されていなく
ても、その際にはスイッチＳＷ２が開放状態となってい
るためバッファアンプ１４への入力インピーダンスは無
限大となり、プリアンプ装置１の外部入力からの信号は
録音装置２へは分流せず、充分なレベルの入力信号がプ
リアンプ１１へ印加されるので、適切な音を聴取できる
。

また、プリアンプ装置１に電源が供給されていなくても
、その際にはスイッチＳＷ１が開放状態となっているた
めバッファアンプ１２への入力インピーダンスは無限大
となり、録音装置２の録音信号はプリアンプ装置１へは
分流せず、充分なレベルの録音信号が録音ヘッド（図示
せず）へ印加され適切な録音ができる。

従って、エミッタフォロア回路よりなるバッファアン７
’１２，１４を採用して、該バッファアンプ１２？１４
の前に介在させた抵抗器ＲＩＮ４゜ＲＩＮ５の抵抗値を
小さくすることができ、また前述のようにリレー２０．
２１とスイッチＳＷ１゜ＳＷ２を作動させることにより
、一方の装置１又は２に電源が供給されていなくとも他
方の装置２又は１は悪影響を受けないという効果を奏す
る。

【図面の簡単な説明】

第１図は従来例を示すブロックダイヤグラム、第２図は
バッファアンプの一実施例を示す回路図、第３図は本考
案の一実施例を示すブロックダイヤグラムである。 １・・・・・・プリアンプ装置、２・・・・・・録音装
置、１２．１４・・・・・・バッファアンプ、２０，２
１・・・・・・リレー、ｓｗｌ、 ｓｗ２・・・・・・
スイッチ、ＲＩＮ４．ＲＩＮ５・・・・・・抵抗。

Claims (2)

【実用新案登録請求の範囲】
1. （１）プリアンプ装置と録音装置が分離され夫々の装置
   にバッファアンプが内蔵されたテープレコーダに於て、
   夫々の入力端子とバッファアンプとの間にバッファアン
   プの電源のオン−オフに応答してインピーダンスを変化
   せしめる手段を接続し、而して前記バッファアンプの電
   源がオンのときは前記手段のインピーダンスを低く、オ
   フのときには高くせしめることを特徴とするテープレコ
   ーダの入力回路。
2. （２）バッファアンプの電源のオン−オフに応答してイ
   ンピーダンスを変化せしめる手段がリレースイッチであ
   り、バッファアンプの電源がオンのときのみ閉成するこ
   とを特徴とする実用新案登録請求の範囲第１項記載のテ
   ープレコーダの入力回路。