JPS6041103A - Sequence control device - Google Patents
Sequence control deviceInfo
- Publication number
- JPS6041103A JPS6041103A JP14898783A JP14898783A JPS6041103A JP S6041103 A JPS6041103 A JP S6041103A JP 14898783 A JP14898783 A JP 14898783A JP 14898783 A JP14898783 A JP 14898783A JP S6041103 A JPS6041103 A JP S6041103A
- Authority
- JP
- Japan
- Prior art keywords
- sequence
- program
- sequence control
- display screen
- control program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/056—Programming the PLC
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Abstract
Description
【発明の詳細な説明】
この発明は、工場における生産設備の管理、電気、蒸気
等の用役設備の管理、物流システムの管理、その他各種
の分野において用いられるシーケンス制御装置に関する
。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a sequence control device used in the management of production equipment in factories, the management of utility equipment such as electricity and steam, the management of distribution systems, and various other fields.
シーケンス制御iiは、ユーザがシーケンス制御プログ
ラムを自由に作成できるようになっておシ、工場の生産
設備の管理等の分野において広く用いられている。とこ
ろで、従来のシーケンス制御装置にあっては、ユーザが
シーケンス制御プログラムを装置へ入力する場合に、0
紙の上にリレーシーケンスあるいはロジックシーケンス
を作成する過程、■作成したシーケンスをシーケンス制
御装置に入力し得るステップ列(命令列)に変換する過
程、■上記ステップ列を、装置のパネル面に設けられた
スイッチ類を操作することにより装置に入力す石過程の
3過程が必要であシ、このため、プログラフの作成およ
び入力に多くの手間がかかシ、また、上記■および■の
過程があるところから、入力されたプログラムにミスが
生じやすいという問題があった。Sequence control II allows users to freely create sequence control programs, and is widely used in fields such as the management of production equipment in factories. By the way, in conventional sequence control devices, when a user inputs a sequence control program to the device, 0
The process of creating a relay sequence or logic sequence on paper, ■ The process of converting the created sequence into a step sequence (instruction sequence) that can be input to a sequence control device, ■ The process of converting the above step sequence into a sequence of steps provided on the panel of the device. Three steps are required, including inputting information into the device by operating switches, which requires a lot of effort to create and input the program, and also requires the steps ① and ② above. As a result, there is a problem in that errors are likely to occur in the input program.
そこでこの発明は、上記■および■の過程を行うことな
くシーケンス制御プログラムを装置に入力することがで
き、したがって、プログラムの作成および入力を極めて
簡単に行い得ると共に、プログラムのミスもほとんど生
じないシーケンス制御装置を提供するもので、ユーザが
シーケンス図を入力する入力手段と、前記シーケンス図
が表示される表示装置と、前記ユーザによって入力され
たシーケンス図の図形解析を行い、この解析結果に基づ
いてシーケンス制御プログラムを作成する手段とを設け
たことを特徴としている。Therefore, the present invention is capable of inputting a sequence control program into a device without performing the steps ① and ② above. Therefore, it is possible to extremely easily create and input a program, and the sequence control program hardly causes any mistakes in the program. The control device includes an input means for a user to input a sequence diagram, a display device for displaying the sequence diagram, and a graphical analysis of the sequence diagram input by the user, and based on the analysis result. The present invention is characterized in that it includes means for creating a sequence control program.
以下、図面を参照しこの発明の一実施例について説明す
る。第1図はこの発明によるシーケンス制御装置の構成
を示すブロック図である。この図において、符号1はシ
ーケンス制御プログラムを作成するための第1ユニツト
、符号2は上記第1ユニツトによって作成された制御プ
ログラムに基づいて被制御体を駆動制御する第2ユニツ
トであシ、これらの各ユニットは各々切離し可能に構成
されている。An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing the configuration of a sequence control device according to the present invention. In this figure, reference numeral 1 is a first unit for creating a sequence control program, and reference numeral 2 is a second unit for driving and controlling a controlled object based on the control program created by the first unit. Each unit is configured to be separable from each other.
第1ユニツト1において、3はCPU (中央処理装置
)、4はCPU 3において用いられるプログラムが記
憶されているROM (リードオンリメモリ)、5はR
AM (ランダムアクセスメモリ)である。6はキーボ
ードであり、このキーボードによって文字、数字の他に
例えば第2図に示す各記号を入力することができる。7
はFDD (フロッピィディスクドライブ)であシ、こ
のFDD内のフロッピィディスクに、作成済のシーケン
ス制御プログラムが記憶される。8はCRT (ブラウ
ン管)表示装置である。In the first unit 1, 3 is a CPU (central processing unit), 4 is a ROM (read only memory) in which programs used in the CPU 3 are stored, and 5 is an R
AM (random access memory). Reference numeral 6 denotes a keyboard, through which letters, numbers, and symbols shown in FIG. 2, for example, can be input. 7
is an FDD (floppy disk drive), and the created sequence control program is stored on the floppy disk within this FDD. 8 is a CRT (cathode ray tube) display device.
次に、第2ユニツト2において、11tiCPU。Next, in the second unit 2, 11tiCPU.
12はROMであシ、このROM12には、電源投入時
に装置各部をチェックするためのプログラム、デバッグ
のだめのプログラム、異常処理のためのプログラム、ユ
ニット1との間のデータ伝送のためのプログラムおよび
オペレーテイングシステス(O8)等が予め記憶されて
いる。13はバツテリイバンクアップがされたRAM
であり、このRAM13にFDD 7内のシーケンス制
御プログラムが転送される。また、このRAM13はデ
ータ処理のための記憶エリアとしても用いられる。14
はフォトカプラを有して構成される入力回路であシ、被
制御体から入力端子工□〜エユヘ供給される信号をパス
ライン15へ出力する。12 is a ROM, and this ROM 12 contains a program for checking each part of the device when the power is turned on, a debugging program, a program for error processing, a program for data transmission with the unit 1, and an operator. Ingsistes (O8) etc. are stored in advance. 13 is RAM that has been battery banked up.
The sequence control program in the FDD 7 is transferred to this RAM 13. This RAM 13 is also used as a storage area for data processing. 14
is an input circuit configured with a photocoupler, and outputs the signal supplied from the controlled object to the input terminals □ to E to the pass line 15.
16はプログラムモードを設定する設定スイッチおよび
この設定スイッチの出力をコード化してパスライン15
へ出力する回路からなるプログラムモード設定回路であ
る。17はインターロック回路であシ、何らかの異常が
発生した場合にCPU11から出力される異常信号を検
知し、電源を断とするための制御信号を出力する。18
はシリアルデータ伝送のためのACIA(アシンクロナ
スコミュニケーションインターフェイスアダプタ)、1
9はパラレルデータ伝送のためのPIA (パラレルイ
ンターフェイスアダプタ)である。20は出力回路であ
、l+、CPUtxからパスライン15を介して供給さ
れるデータをデコードするデコーダと、このデコーダの
出力によって駆動されるリレーまたはトランジスタ(オ
ープンコレクタ)を有して構成され、リレー接点または
トランジスタのコレクタ端子が出力端子Q1〜Qrrl
に接続されている。そして、これらの出力端子Q1〜
Qnnが各々被制御体の各部に接続される。16 is a setting switch for setting the program mode, and the output of this setting switch is encoded and sent to the pass line 15.
This is a program mode setting circuit consisting of a circuit that outputs to. Reference numeral 17 denotes an interlock circuit, which detects an abnormality signal output from the CPU 11 when some abnormality occurs, and outputs a control signal to turn off the power. 18
is ACIA (Asynchronous Communication Interface Adapter) for serial data transmission, 1
9 is a PIA (parallel interface adapter) for parallel data transmission. Reference numeral 20 denotes an output circuit, which includes a decoder for decoding data supplied from l+ and CPUtx via the path line 15, and a relay or transistor (open collector) driven by the output of this decoder. The contact or collector terminal of the transistor is the output terminal Q1~Qrrl
It is connected to the. And these output terminals Q1~
Qnn are each connected to each part of the controlled object.
以上の構成において、CPUIIはRAM 13内に格
納されたシーケンス制御プログラムをROM12内のO
8の管理の下に繰返し実行する。この実行過程において
、制御データが順次出力回路20へ出力され、これによ
り、被制御体が駆動制御される。In the above configuration, the CPU II transfers the sequence control program stored in the RAM 13 to the O
Repeatedly run under the control of 8. During this execution process, control data is sequentially output to the output circuit 20, thereby driving and controlling the controlled object.
なお、上述した第2ユニツト2は、使用時において第1
ユニツト1と切離して使用される。この場合、羅独で使
用してもよく、あるいは、第3図に示すように1個の中
央コンピュータCCに複数のユニット2.2・・・を接
続し、各ユニット2.2・・・を中央コンピュータCC
の管理の下に動作させてもよい。また、中央コンピュー
タCCとして第1図に示す第1ユニツト1を用いること
も勿論可能である。Note that the second unit 2 mentioned above is not connected to the first unit when in use.
It is used separately from unit 1. In this case, it may be used in Luo-Goku, or a plurality of units 2.2... may be connected to one central computer CC as shown in Figure 3, and each unit 2.2... central computer cc
It may be operated under the control of It is also of course possible to use the first unit 1 shown in FIG. 1 as the central computer CC.
次に、第1ユニツト1によってシーケンス制御プログラ
ムを作成する過程を説明する。Next, the process of creating a sequence control program by the first unit 1 will be explained.
まず、作成者(ユーザ)はキーボード6を操作し7て、
CRT 表示装置8の表示画面のカーソルを動かしな
がら第2図に示す各記号および文字を順次入力し、これ
によシ、例えば第4図に示すようなりレージ−ケンスを
表示画面上に作成する。ここで、第4図における記号A
は、リレーのA接点、記号Bは、リレーのB接点、記号
Cは「出力記号」である。また、[110J、「115
」は外部リレー(被制御体内のリレー)の接点番号であ
り、この番号はその接点が接続される入力端子工、〜工
□の端子番号に基づいて決定される。また、l’−Ml
l、1rM12J 、rMO8Jは内部リレーの接点番
号である。内部リレーとは仮想上のリレーであり、実際
には第2ユニツト2のRAM1a内の所定エリアが内部
リレー領域として用いられる。r31J。First, the creator (user) operates the keyboard 6 and
While moving the cursor on the display screen of the CRT display device 8, the symbols and characters shown in FIG. 2 are input in sequence, thereby creating a register on the display screen as shown in FIG. 4, for example. Here, symbol A in FIG.
is the A contact of the relay, symbol B is the B contact of the relay, and symbol C is the "output symbol". Also, [110J, “115
” is the contact number of the external relay (relay inside the controlled body), and this number is determined based on the terminal number of the input terminal to which the contact is connected, □. Also, l'-Ml
1, 1rM12J, and rMO8J are internal relay contact numbers. The internal relay is a virtual relay, and in reality, a predetermined area in the RAM 1a of the second unit 2 is used as the internal relay area. r31J.
1’−306Jは出力記号の番号であり、この番号は内
部リレーの番号あるいは出力端子Q0〜Qrnの端子番
号に対応している。1'-306J is the number of the output symbol, and this number corresponds to the internal relay number or the terminal number of the output terminals Q0 to Qrn.
また、作成者が表示画面上に第4図に示すリレーシーケ
ンスを作成すると、RAtV!I 5内の予め定められ
たディスプレイ領域5a(第5図参照)内に、表示画面
上の各記号および文字がコードによって、表示画面の表
示に対応して記憶される。Also, when the creator creates the relay sequence shown in Figure 4 on the display screen, RAtV! In a predetermined display area 5a (see FIG. 5) in I5, each symbol and character on the display screen is stored by means of a code corresponding to the display on the display screen.
なお、上述した表示画面上におけるシーケンスの作成は
、作成者が任意の場所から任意の順序で行うことができ
、また、表示させた記号を消去して別の記号に変えるこ
ともできる。すなわち、従来紙の上で作成したシーケン
スを表示画面上に直接作成することができる。Note that the creator can create the above-described sequence on the display screen from any location and in any order, and can also delete the displayed symbol and change it to another symbol. In other words, sequences that were conventionally created on paper can be created directly on the display screen.
次に、作成者は表示画面上に全シーケンスを作成した時
点で、キーボード6によりプログラム作成指令を入力す
る。CPU 3はこの指令を受け、ROM 4内のプロ
グラムに基づき、シーケンス制御プログラムを作成する
。Next, when the creator has created the entire sequence on the display screen, he inputs a program creation command using the keyboard 6. The CPU 3 receives this command and creates a sequence control program based on the program in the ROM 4.
以下、この作成過程を詳述する。This creation process will be explained in detail below.
まず、CPU3はRAM 5のディスプレイ領域5a(
第5図)内の各エリアの内容を左上から順次チェックす
る。第5図の例においてはまず、エリアE0 内に「縦
ライン」が検出されると、CPU3は、次にエリアE□
の下のエリアE2 の内容をチェックする。この場合、
「右分岐」が検出される。ここで、CPU 3は、RA
M S内に予め設定されている検索テーブル5b(第6
図)の第■スロット内に、前回のチェックによって検出
した記号(縦ライン)、今回のチェックによって検出し
た記号(右分岐)およびチェック方向「下」を各々コー
ドによって書込む。次[CPU 3は、エリアE2の内
容が「右分岐」であったところから、エリアE2の右の
エリアE3の内容をチェックする。この場合、A接点1
10が検出される。ここで、CPU 3は検索テーブル
5bの第■スロットに前回のチェック結果「右分岐」、
今回のチェック結果「A接点」、チェック方向「右」お
よびA接点の番号「110」を各々書込む。次にCPU
3は、エリアE3 の右のエリアE4 をチェックし
、上述した場合と同様にしてテーブル5bの第■スロッ
トの書込みを行う。次にCPU 3は、エリアE4 の
内容が「下分岐」であったところから、エリアE4 の
下のエリアE5 の内容をチェックし、テーブル5bの
第■スロットの書込みを行う。次にCPU 3は、エリ
アE5 の内容が「右折」であることから、以後右方向
チェックを行い、また、テーブル5bの書込みを行う。First, the CPU 3 uses the display area 5a of the RAM 5 (
Check the contents of each area in sequence from the top left in Fig. 5). In the example of FIG. 5, when a "vertical line" is first detected in area E0, CPU 3 next detects area E□
Check the contents of area E2 below. in this case,
A "right branch" is detected. Here, CPU 3 is RA
Search table 5b (sixth
The symbol detected in the previous check (vertical line), the symbol detected in the current check (right branch), and the check direction "down" are each written in the slot (2) of the figure by code. Next, the CPU 3 checks the contents of area E3 to the right of area E2 since the contents of area E2 are "right branch". In this case, A contact 1
10 is detected. Here, the CPU 3 stores the previous check result "right branch" in the #2 slot of the search table 5b.
Write down the current check result "A contact", the check direction "right", and the number "110" of the A contact. Next, the CPU
3 checks the area E4 to the right of the area E3, and performs writing in the ■th slot of the table 5b in the same manner as in the case described above. Next, the CPU 3 checks the contents of the area E5 below the area E4 since the contents of the area E4 is "lower branch", and performs writing in the ■th slot of the table 5b. Next, since the content of the area E5 is "right turn", the CPU 3 performs a right direction check and also writes in the table 5b.
ただし、このチェックは最終的に第4図に示す電源ライ
ンG2 に到達した場合のみ有効とするチェック(仮チ
ェック)であり、第6図の■′ 、■′に示すように、
チェック方向として「右a」が書込まれる。そして、こ
の例の場合、電源ラインG2 には到達せず、した、か
って、■′ 、■′はいずれも消去される。次にCPU
3は、再びエリアE4 に戻シ、このエリアE4 か
ら右方向へのチェックを行う(第6図の第■スaット、
第■スaット参照)。そして、エリアE、のチェックに
よシ「下分岐」が検出されると、次に下方向へのチェッ
クを行う(第のスロット)。次に、エリアE7 のチェ
ックにより「左折」が検出されると、以後、左方向への
仮チェックが行われ(■′ 、■′参照)、行き止まり
(エリアE5 の内容)が検出された場合に、仮チェッ
クの内容をテーブル5bから消去し、以後そのエリアE
5から右方向チェックを行う(第■、■スロット)。し
かして、上述した過程によって書込まれたテーブル5b
の第■〜第■スロットの内容は、A接点MllおよびM
12がオア回路(並列回路)を構成していることを示し
ている。そこでCPU 3は、RAM S内に予め設定
されているオアテーブル5c(第7図)内にスロット名
■、■および接点番号を書込む。次にCPU 3は、再
びエリアE、へ戻シ、このエリアE、から右方向へのチ
ェックを行う(第[株]、■スロット)。このようにし
て、作成者が表示画面上に作成したシーケンスに対応す
る検索テーブル5bが作成される。However, this check is a check (temporary check) that is valid only when the power line G2 shown in Figure 4 is finally reached, and as shown in ■' and ■' in Figure 6,
"Right a" is written as the check direction. In this example, the signal does not reach the power supply line G2, and both ■' and ■' are erased. Next, the CPU
3, return to area E4 again and check from area E4 to the right (sat ① in Figure 6,
(See section ① a). Then, when a "downward branch" is detected by checking area E, the next check is performed in the downward direction (first slot). Next, if a "left turn" is detected by checking area E7, a temporary check to the left is performed (see ■', ■'), and if a dead end (contents of area E5) is detected, , the content of the temporary check is deleted from table 5b, and from now on that area E
Perform a right direction check from 5 (Slots ■ and ■). Therefore, the table 5b written by the above-mentioned process
The contents of slots #1 to #2 are A contacts Mll and M
12 constitutes an OR circuit (parallel circuit). Therefore, the CPU 3 writes the slot names ◯, ◯ and the contact number into the OR table 5c (FIG. 7) that is preset in the RAM S. Next, the CPU 3 returns to area E again and checks from this area E to the right (No. [stock], ■ slot). In this way, the search table 5b corresponding to the sequence created on the display screen by the creator is created.
次に、CPU 3は作成した検索テーブル5bの内容に
基づいてシーケンス制御プログラムをRAM5内に作成
する。すなわち、CPU 3は、まず第■スロットの内
容に基づいてリレー接点110が電源ラインG、(第4
図参照)に接続されていることを検知し、次に、第■ス
ロットの内容およびオアテーブル5cの内容に基づいて
、リレー接点110と、リレー接点Mll、M12のオ
ア回路とが直列(アンド)接続されていることを検知し
。Next, the CPU 3 creates a sequence control program in the RAM 5 based on the contents of the created search table 5b. That is, the CPU 3 first determines whether the relay contact 110 is connected to the power line G, (the fourth
(see figure), and then, based on the contents of slot ① and the contents of OR table 5c, relay contact 110 and the OR circuit of relay contacts Mll and M12 are connected in series (AND). detects that it is connected.
次に、オアテーブル5cの内容および第Oスロットの内
容に基づいて、リレー接点Mll、M12のオア回路と
、出力記号313とが接続されていることを検知し1次
に、第o Xciットの内容に基づいて、出力記号の他
嬬が電源ラインG2 に接続されていることを検知する
。Next, based on the contents of the OR table 5c and the contents of the Oth slot, it is detected that the OR circuit of the relay contacts Mll and M12 and the output symbol 313 are connected, and the Based on the content of , it is detected that the other output symbol is connected to the power supply line G2.
次に、CPU aは上述した検知結果に基づいてシーケ
ンス制御プログラムをRAM S内に作成する。上述し
た例の場合は次の様なプログラムが作成される。Next, the CPU a creates a sequence control program in the RAM S based on the above-mentioned detection results. In the case of the above example, the following program is created.
L 110: 指定されたリレーの内容をCPUa内の
Aレジスタに格納する。L110: Store the contents of the specified relay in the A register in CPUa.
LSMll:Aレジスタの内容をCPU a内のSレジ
スタへ転送し、指定された
リレーの内容をAレジスタへ格納
する。LSMll: Transfers the contents of the A register to the S register in CPU a, and stores the contents of the specified relay in the A register.
OM12. 指定されたリレーの内容とAレジスタとの
論理和をAレジスタへ格
納する−
AS : AレジスタとSレジスタとの論理fit−A
レジスタへ格納する。OM12. Store the logical sum of the specified relay contents and A register in A register - AS: Logical fit of A register and S register - A
Store in register.
8 313: Aレジスタの内容を指定されたリレーま
たは出力端子へ出力する。8 313: Outputs the contents of the A register to the specified relay or output terminal.
次に、CPU3はRAM 5内に作成したシーケンス制
御プログラムをFDD 内のフロッピィディスクに格納
する。Next, the CPU 3 stores the sequence control program created in the RAM 5 on a floppy disk in the FDD.
以上がシーケンス制御プログラムの作成過程である。な
お、この実施例においては、上述したりレージ−ケンス
のみならず、アンド回路、オア回路等によるロジックシ
ーケンスをCRT 表示装置8の表示画面上に作成する
ことができるようになっている。この場合、CPU 3
a上述した場合と同様の過程によシ、表示画面上のロジ
ックシーケンスをシーケンス制御プログラムに変換する
。The above is the process of creating a sequence control program. In this embodiment, it is possible to create not only the logic sequences described above but also logic sequences using AND circuits, OR circuits, etc. on the display screen of the CRT display device 8. In this case, CPU 3
a Convert the logic sequence on the display screen into a sequence control program using the same process as described above.
以上説明したように、この発明によればユーザがシーケ
ンス図を入力する入力手段と、前記シーケンス図が表示
される表示装置と、前記ユーザによって入力されたシー
ケンス図の図形解析を行いこの解析結果に基づいてシー
ケンス制御プログラムを作成する手段とを設けたので、
ユーザがシーケンス制御プログラムを装置へ入力する場
合に、シーケンスをステップ列に変換する過程、上記ス
テップ列を、パネル面に設けられたスイッチ類の操作に
より装置へ入力する過程を共に必要とせずこの結果、プ
ログラムの作成および入力を極めて簡皐に行い得ると共
に、プログラムミスを最少とし得る利点が得られる。ま
た、この発明によればシーケンスを表示画面上に直接作
成することができ、したがって、紙の上にシーケンスを
作成する場合に比較し、シーケンス図
られる。As explained above, according to the present invention, there is provided an input means for a user to input a sequence diagram, a display device for displaying the sequence diagram, and a graphical analysis of the sequence diagram input by the user, and a result of the analysis. Since we have provided a means to create a sequence control program based on
As a result, when a user inputs a sequence control program to the device, there is no need for the process of converting the sequence into a step sequence, and the process of inputting the step sequence to the device by operating switches provided on the panel surface. This has the advantage that program creation and input can be performed extremely easily, and programming errors can be minimized. Furthermore, according to the present invention, a sequence can be created directly on the display screen, and therefore the sequence can be drawn more easily than when the sequence is created on paper.
第1図はこの発明の一実施例の構成を示すブロック図、
第2図は第1図におけるキーボード6によって入力され
る記号の一例を示す図、第3図は複数の第23−ニット
2を1個の中央コンピュータCCに接続した場合を示す
ブロック図、第4図は第1図におけるCRT 表示装置
8の表示画面上に作成されるリレーシーケンスの一例を
示す回路図。
第5図〜第7図は各々RAM S内のディスプレイ領域
51L、検索テーブル5b、オアテーブル5Cを示す図
である。
3・・・・・・CPU、4・・・・・・ROM 、 訃
・・・・・RAM、6・・・・・・キーボード、8・−
・・・・CRT 表示装置。
第5図
第7図
第6図FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.
FIG. 2 is a diagram showing an example of symbols input by the keyboard 6 in FIG. The figure is a circuit diagram showing an example of a relay sequence created on the display screen of the CRT display device 8 in FIG. 1. 5 to 7 are diagrams showing a display area 51L, a search table 5b, and an or table 5C in RAM S, respectively. 3...CPU, 4...ROM, 6...Keyboard, 8...-
...CRT display device. Figure 5 Figure 7 Figure 6
Claims (1)
ケンス図が表示される表示装置と、前記ユーザによって
入力されたシーケンス図の図形解析を行い、この解析結
果に基づいてシーケンス制御プログラムを作成する手段
とを具備してなるシーケンス制御装置。an input means for a user to input a sequence diagram; a display device for displaying the sequence diagram; and a means for graphically analyzing the sequence diagram input by the user and creating a sequence control program based on the analysis result. A sequence control device comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14898783A JPS6041103A (en) | 1983-08-15 | 1983-08-15 | Sequence control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14898783A JPS6041103A (en) | 1983-08-15 | 1983-08-15 | Sequence control device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6041103A true JPS6041103A (en) | 1985-03-04 |
Family
ID=15465162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14898783A Pending JPS6041103A (en) | 1983-08-15 | 1983-08-15 | Sequence control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6041103A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6486204A (en) * | 1987-09-29 | 1989-03-30 | Toshiba Corp | Graphic converting processor |
| JPH0516807A (en) * | 1991-07-17 | 1993-01-26 | East Japan Railway Co | Method of creating interlocking logical data and method of verifying the same |
-
1983
- 1983-08-15 JP JP14898783A patent/JPS6041103A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6486204A (en) * | 1987-09-29 | 1989-03-30 | Toshiba Corp | Graphic converting processor |
| JPH0516807A (en) * | 1991-07-17 | 1993-01-26 | East Japan Railway Co | Method of creating interlocking logical data and method of verifying the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3346853A (en) | Control/display apparatus | |
| EP0184422A2 (en) | Universal process control device and method | |
| JP2001525566A (en) | Small control device | |
| Ninke | Graphic 1: a remote graphical display console system | |
| US4424576A (en) | Maintenance panel for communicating with an automated maintenance system | |
| JPS6041103A (en) | Sequence control device | |
| JPS59173830A (en) | document editing device | |
| JPS6041104A (en) | Sequence control device | |
| JPS58106628A (en) | Shift mode control system | |
| JPH01229321A (en) | User interface generation tool | |
| JPS62200401A (en) | Process communicator and process communication method | |
| Pinc et al. | A Fortran language anticipation and prompting system | |
| JPH0317741A (en) | Program production support device | |
| JPS6051903A (en) | How to create a process control program | |
| JPS6129907A (en) | Programming device of programmable controller | |
| JPH0525115B2 (en) | ||
| JPH0479024B2 (en) | ||
| Watson | Some factors which a Network Graphics Protocol must consider | |
| JPH05204702A (en) | Program debugging method | |
| JPH0575305B2 (en) | ||
| JPH0661054B2 (en) | input method | |
| JPS62212838A (en) | Source program editing system | |
| JPS5968019A (en) | Programming device of sequence controller | |
| JPH0314168A (en) | character processing device | |
| Owen et al. | A user-compatible terminal for medical applications |